#плис #Verilog #VHDL
В АО ИТМиВТ им Лебедева, www.ipmce.ru
На постоянную работу ищем специалиста.
Москва, Ленинский 51, работа в офисе, возможен гибкий график.
Разработчик ПЛИС
Требования:
- хорошее знание языков Verilog или VHDL;
- опыт работы со средой разработки Vivado;
- опыт работы с пакетами моделирования, такими как ModelSim, ActiveHDL и др.;
- знание основ цифровой схемотехники.
Будет плюсом:
- знание архитектуры ПЛИС Xilinx Kintex7, Kintex UltraScale;
- знание высокоскоростных интерфейсов, таких как Ethernet 10G, Aurora, PCIe;
- опыт реализации для ПЛИС таких алгоритмов, как MD5, SHA, и т.д.;
- владение языком tcl;
- знание Linux на уровне написания скриптов bash;
- умение работать с системами контроля версий;
- английский язык уровня чтения технической документации.
Условия:
- оформление по ТК РФ, испытательный срок до 3 месяцев;
- заработная плата определяется по результатам собеседования;
- полная занятость (возможен гибкий график).
150+
k.zh@me.com или @kzhebenev
В АО ИТМиВТ им Лебедева, www.ipmce.ru
На постоянную работу ищем специалиста.
Москва, Ленинский 51, работа в офисе, возможен гибкий график.
Разработчик ПЛИС
Требования:
- хорошее знание языков Verilog или VHDL;
- опыт работы со средой разработки Vivado;
- опыт работы с пакетами моделирования, такими как ModelSim, ActiveHDL и др.;
- знание основ цифровой схемотехники.
Будет плюсом:
- знание архитектуры ПЛИС Xilinx Kintex7, Kintex UltraScale;
- знание высокоскоростных интерфейсов, таких как Ethernet 10G, Aurora, PCIe;
- опыт реализации для ПЛИС таких алгоритмов, как MD5, SHA, и т.д.;
- владение языком tcl;
- знание Linux на уровне написания скриптов bash;
- умение работать с системами контроля версий;
- английский язык уровня чтения технической документации.
Условия:
- оформление по ТК РФ, испытательный срок до 3 месяцев;
- заработная плата определяется по результатам собеседования;
- полная занятость (возможен гибкий график).
150+
k.zh@me.com или @kzhebenev
#SystemVerilog #Verilog
Ведущий FPGA-разработчик, со глубоким знанием Xilinx (Ultrascale, Ultrascale+).
Крафтвэй.
Россия, Москва.
Полная занятость, офис/гибрид.
З/П: от 350 000 рублей гросс в месяц, до...
Должностные обязанности:
Разбираться в сложных FPGA-проектах (PCIe, DDR4, ONFI, Ethernet), разрабатываемых собственной и/или внешними командами, уметь выполнять миграцию проектов с одного типа FPGA(отладочной платы) на другую.
Выполнять самостоятельную работу по адаптации RTL-кода IP-блоков, изначально разработанных под ASIC-flow, для последующего прототипирования на заданном семействе FPGA, адаптировать скоростные и конфигурационные интерфейсы высокоскоростных PHY Hard-IP для подключения к примитивам доступным в FPGA.
Запускать функциональные тесты проекта, развернутого на отладочной плате FPGA с участием внешних хостов (PCIe, Ethernet), собрать и монтировать готовые модули ядра Linux (make, modprobe), запускать тесты Ethernet (ifconfig, iperf, wireshark).
Разбираться в стендовом оборудовании, состоящей из отладочных плат FPGA Xilinx различных семейств, подключенных к Linux-хостам, формулировать требования по настройке и автоматизации удаленного доступа пользователей к стендовому оборудованию.
Знание/опыт:
Опыт разработки RTL для ASIC или FPGA от 3 лет (Verilog/ System Verilog, и т.п.);
Умение отладки схем на симуляторе и FPGA;
Знакомство с архитектурой современных процессоров, знание современных SoC интерфейсов;
Навыки проведения/сопровождения тестирования RTL;
Уверенный пользователь Linux;
Опыт использования системы контроля версий Git;
Понимание техник CDC.
Условия труда:
Офис в районе метро Алексеевская в Москве.
Готовы к гибридной схеме работы.
По деньгам: у нас достаточно гибкий подход.
300+ и до... т.р. в месяц на руки готовы обсудить.
Всё в белую.
ДМС, ИТ аккредитация.
Контакты:
Борзов Максим
borzov@kraftway.ru
https://t.me/Maksim_Borzov
Ведущий FPGA-разработчик, со глубоким знанием Xilinx (Ultrascale, Ultrascale+).
Крафтвэй.
Россия, Москва.
Полная занятость, офис/гибрид.
З/П: от 350 000 рублей гросс в месяц, до...
Должностные обязанности:
Разбираться в сложных FPGA-проектах (PCIe, DDR4, ONFI, Ethernet), разрабатываемых собственной и/или внешними командами, уметь выполнять миграцию проектов с одного типа FPGA(отладочной платы) на другую.
Выполнять самостоятельную работу по адаптации RTL-кода IP-блоков, изначально разработанных под ASIC-flow, для последующего прототипирования на заданном семействе FPGA, адаптировать скоростные и конфигурационные интерфейсы высокоскоростных PHY Hard-IP для подключения к примитивам доступным в FPGA.
Запускать функциональные тесты проекта, развернутого на отладочной плате FPGA с участием внешних хостов (PCIe, Ethernet), собрать и монтировать готовые модули ядра Linux (make, modprobe), запускать тесты Ethernet (ifconfig, iperf, wireshark).
Разбираться в стендовом оборудовании, состоящей из отладочных плат FPGA Xilinx различных семейств, подключенных к Linux-хостам, формулировать требования по настройке и автоматизации удаленного доступа пользователей к стендовому оборудованию.
Знание/опыт:
Опыт разработки RTL для ASIC или FPGA от 3 лет (Verilog/ System Verilog, и т.п.);
Умение отладки схем на симуляторе и FPGA;
Знакомство с архитектурой современных процессоров, знание современных SoC интерфейсов;
Навыки проведения/сопровождения тестирования RTL;
Уверенный пользователь Linux;
Опыт использования системы контроля версий Git;
Понимание техник CDC.
Условия труда:
Офис в районе метро Алексеевская в Москве.
Готовы к гибридной схеме работы.
По деньгам: у нас достаточно гибкий подход.
300+ и до... т.р. в месяц на руки готовы обсудить.
Всё в белую.
ДМС, ИТ аккредитация.
Контакты:
Борзов Максим
borzov@kraftway.ru
https://t.me/Maksim_Borzov
Telegram
Максим Борзов
You can contact @Maksim_Borzov right away.
#вакансия #vacancy #job #verilog
FPGA engineer
Bringo РФ, полная занятость, гибрид
З/П: 3000-5000 $
Должностные обязанности:
☑️ Разрабатывать блоки цифровой обработки сигналов и интерфейсы ПЛИС на Verilog
☑️ Создавать функциональные модели, тестовые сценарии и проводить автоматизированную верификацию
☑️ Интегрировать IP-блоки сторонних разработчиков
☑️ Проводить аппаратную отладку кода и работать с измерительным оборудованием
☑️ Участвовать в разработке архитектуры систем и протоколов взаимодействия
☑️ Разрабатывать ТЗ для смежных разработчиков
Знание/опыт:
Кого мы ищем:
⚡️ Опыт программирования FPGA от Altera, Xilinx (Zynq)
⚡️ Профильное образование (радиотехника, радиофизика, радиосвязь и т. д.)
⚡️ Знание основ цифровой обработки сигналов (фильтры, модуляция, демодуляция и т. д.)
⚡️ Опыт работы с Matlab, Python или C/C++
⚡️ Умение работать с измерительным оборудованием
Будет плюсом:
➕ Опыт работы с Embedded Linux (отладка, разработка драйверов)
➕ Владение Python и HLS
➕ Опыт программирования SoC
➕ Навыки автоматизированного тестирования CI/CD
➕ Понимание аналоговой части
Условия труда:
ИП, трудовые отношения
💰Высокая зарплата
🏢 Гибридный график (офис в Москве 3–4 дня в неделю)
🔬 Собственная R&D IT-лаборатория
🤝 Работа в команде профессионалов с высокой инженерной культурой
Контакты:
https://t.me/nadzeya_lunapastel
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
FPGA engineer
Bringo РФ, полная занятость, гибрид
З/П: 3000-5000 $
Должностные обязанности:
☑️ Разрабатывать блоки цифровой обработки сигналов и интерфейсы ПЛИС на Verilog
☑️ Создавать функциональные модели, тестовые сценарии и проводить автоматизированную верификацию
☑️ Интегрировать IP-блоки сторонних разработчиков
☑️ Проводить аппаратную отладку кода и работать с измерительным оборудованием
☑️ Участвовать в разработке архитектуры систем и протоколов взаимодействия
☑️ Разрабатывать ТЗ для смежных разработчиков
Знание/опыт:
Кого мы ищем:
⚡️ Опыт программирования FPGA от Altera, Xilinx (Zynq)
⚡️ Профильное образование (радиотехника, радиофизика, радиосвязь и т. д.)
⚡️ Знание основ цифровой обработки сигналов (фильтры, модуляция, демодуляция и т. д.)
⚡️ Опыт работы с Matlab, Python или C/C++
⚡️ Умение работать с измерительным оборудованием
Будет плюсом:
➕ Опыт работы с Embedded Linux (отладка, разработка драйверов)
➕ Владение Python и HLS
➕ Опыт программирования SoC
➕ Навыки автоматизированного тестирования CI/CD
➕ Понимание аналоговой части
Условия труда:
ИП, трудовые отношения
💰Высокая зарплата
🏢 Гибридный график (офис в Москве 3–4 дня в неделю)
🔬 Собственная R&D IT-лаборатория
🤝 Работа в команде профессионалов с высокой инженерной культурой
Контакты:
https://t.me/nadzeya_lunapastel
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
#Verilog #SystemVerilog #ModelSim #Xilinx ISim #Vivado Simulator
Инженер-верификатор (FPGA Designer)
Модуль, Россия, Москва, полная
З/П: -
Должностные обязанности:
Оперативное управление процессом верификации СФ-блоков и микросхем через планирование, постановку задач и контроль работы ведущих инженеров, старших инженеров и инженеров;
Составление, детализация, согласование, контроль и подготовка отчётности выполнения планов верификации (функциональное покрытие, покрытие по коду), в том числе в среде Cadence vManager;
Реализация и сборка компонентов верификационного окружения по заданным в верификационным требованиям;
Реализация тестов согласно верификационному плану и их запуск для различных типов моделей – RTL, pre-layout gate-level netlist, (SDF);
Документирование и сопровождение исправления ошибок в RTL-моделях СФ-блоках.
Знание/опыт:
Опыт работы с САПР моделирования Cadence Incisive/Xcelium, ModelSim, QuestaSim, Vivado;
Знание и понимание основ цифровой схемотехники;
Знание языков Verilog/SystemVerilog;
Условия труда:
Полностью официальное трудоустройство по ТК РФ;
Аккредитованная IT-компания, входим в реестр ОПК и являемся системообразующей;
Высокая заработная плата;
Индексация заработной платы;
Премии по результатам работы;
Работа в комфортном офисе в шаговой доступности от метро и МЦД;
Внутренние и внешние обучения;
Расширенный ДМС со стоматологией;
Различные спортивные мероприятия (хоккей/футбол/баскетбол);
Осмотр врачей 2 раза в год.
Контакты:
https://t.me/kneizor
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
Инженер-верификатор (FPGA Designer)
Модуль, Россия, Москва, полная
З/П: -
Должностные обязанности:
Оперативное управление процессом верификации СФ-блоков и микросхем через планирование, постановку задач и контроль работы ведущих инженеров, старших инженеров и инженеров;
Составление, детализация, согласование, контроль и подготовка отчётности выполнения планов верификации (функциональное покрытие, покрытие по коду), в том числе в среде Cadence vManager;
Реализация и сборка компонентов верификационного окружения по заданным в верификационным требованиям;
Реализация тестов согласно верификационному плану и их запуск для различных типов моделей – RTL, pre-layout gate-level netlist, (SDF);
Документирование и сопровождение исправления ошибок в RTL-моделях СФ-блоках.
Знание/опыт:
Опыт работы с САПР моделирования Cadence Incisive/Xcelium, ModelSim, QuestaSim, Vivado;
Знание и понимание основ цифровой схемотехники;
Знание языков Verilog/SystemVerilog;
Условия труда:
Полностью официальное трудоустройство по ТК РФ;
Аккредитованная IT-компания, входим в реестр ОПК и являемся системообразующей;
Высокая заработная плата;
Индексация заработной платы;
Премии по результатам работы;
Работа в комфортном офисе в шаговой доступности от метро и МЦД;
Внутренние и внешние обучения;
Расширенный ДМС со стоматологией;
Различные спортивные мероприятия (хоккей/футбол/баскетбол);
Осмотр врачей 2 раза в год.
Контакты:
https://t.me/kneizor
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
Telegram
Денис
#FPGA #VHDL #Verilog #Vivado
FPGA Engineer
РФ, Москва
З/П: 350 000 руб.
Должностные обязанности:
Писать программы для ПЛИС на языках VHDL/Verilog
Писать модули тестирования, осуществлять верификацию и моделирование разработанных устройств
Участвовать в разработке технологической оснастки для проведения испытаний
Участвовать в разработке технической документации на проекты ПЛИС
Знание/опыт:
Опыт работы с Lattice Diamond/Xilinx Vivado
Навыки работы с периферией ПЛИС (внешняя память NOR, NAND, блоками SMBUS, I2C, SPI, MDIO, блоками SerDes, PCIe)
Навыки отладки FPGA-проектов, тестирования с использованием режима Boundary Scan JTAG (TAP)
Умение работать с современной измерительной аппаратурой (источники питания, мультиметры, осциллографы, логические анализаторы и др.)
Условия труда:
💰Достойная оплата труда
🏢 Гибридный график (офис в Москве 3–4 дня в неделю)
🤝 Работа в команде профессионалов с высокой инженерной культурой
Контакты:
Павел @mazhar_tqb
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
FPGA Engineer
РФ, Москва
З/П: 350 000 руб.
Должностные обязанности:
Писать программы для ПЛИС на языках VHDL/Verilog
Писать модули тестирования, осуществлять верификацию и моделирование разработанных устройств
Участвовать в разработке технологической оснастки для проведения испытаний
Участвовать в разработке технической документации на проекты ПЛИС
Знание/опыт:
Опыт работы с Lattice Diamond/Xilinx Vivado
Навыки работы с периферией ПЛИС (внешняя память NOR, NAND, блоками SMBUS, I2C, SPI, MDIO, блоками SerDes, PCIe)
Навыки отладки FPGA-проектов, тестирования с использованием режима Boundary Scan JTAG (TAP)
Умение работать с современной измерительной аппаратурой (источники питания, мультиметры, осциллографы, логические анализаторы и др.)
Условия труда:
💰Достойная оплата труда
🏢 Гибридный график (офис в Москве 3–4 дня в неделю)
🤝 Работа в команде профессионалов с высокой инженерной культурой
Контакты:
Павел @mazhar_tqb
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
#fpga #rtl #verilog #linux
RTL разработчик SoC
Kraftway (ГК Росатом).
Россия.Москва (м. Алексеевская)
Полная занятость/гибрид
З/П: готовы обсуждать
Должностные обязанности:
◾Разработка RTL описания и интеграция блоков и высокоуровневых подсистем (High-Level Block, HLB), входящих в состав SoC.
◾Разработка инженерной документации на разрабатываемые вами решения.
◾Разработка базовых тестов и моделирование для проверки работоспособности блоков перед их передачей на верификацию.
◾Проведение логического синтеза разработанных блоков под ASIC и/или FPGA.
◾Сопровождение FPGA-инженеров в процессе прототипирования разработанных вами решений.
◾Проведение формальной верификации (Lint, CDC, RDC, LEC).
◾Подготовка инженерной документации на разработанные блоки.
◾Взаимодействие с командой верификации при разработке функциональных, интеграционных и нагрузочных тестов.
◾Анализ результатов синтеза, оптимизация критических путей и устранение найденных ошибок и предупреждений.
◾Взаимодействие с командой физического проектирования (топологии кристалла) с целью проведения доработок/оптимизации дизайна по результатам ревью.
◾Участие в code-review разрабатываемых блоков.
Знание/опыт:
◾Опыт разработки RTL для ASIC или FPGA от 3 лет (Verilog/SystemVerilog).
◾Знание языка TCL, достаточное для написания скриптов взаимодействия с современными САПР.
◾Знакомство с архитектурами современных процессоров.
◾Опыт работы с внутренними системными интерфейсами семейства AMBA/Avalon.
◾Опыт работы с различными САПР Enterprise уровня (Xcelium/VCS/Genus/DC/JasperGold/SpyGlass).
◾Опыт написания timing constraints (SDC).
◾Понимание техник CDC, RDC.
◾Навыки проведения/сопровождения функционального и формального тестирования RTL.
◾Уверенный пользователь ОС Linux.
◾Опыт использования системы контроля версий Git.
◾Умение писать понятный код для возможности его дальнейшего наследования.
◾Знание английского языка – на уровне чтения технической документации.
Будет плюсом:
◾Опыт программирования на C.
◾Владение техниками DFT/Low Power.
◾Опыт работы с Xilinx (ISE/Vivado) / Altera (Intel) (Quartus).
◾Опыт отладки разрабатываемых решений на FPGA прототипах.
◾Опыт работы с внешними высокоскоростными физическими интерфейсами PCI-Express, DDR, ONFI/Toggle.
◾Понимание внутреннего строения и опыт работы с микросхемами NAND Flash памяти.
◾Наличие собственных проектов на GitHub для оценки качества кода, архитектуры.
◾Навыки работы с продуктами Atlassian (Jira, Confluence).
◾Навыки работы с PCI-Express и сетевыми интерфейсами (xxMII, SFI, SFP).
Условия труда:
▪️Собственная R&D IT-лаборатория.
▪️Официальное трудоустройство по ТК РФ.
▪️Полный социальный пакет, включая ДМС.
▪️График работы: гибридный.
▪️Размер заработной платы: обсуждаем.
▪️ИТ-аккредитация. Бронь.
Контакты:
Наш сайт: www.kraftway.ru
reznikova@kraftway.ru
https://t.me/Kraftway_Yana
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
RTL разработчик SoC
Kraftway (ГК Росатом).
Россия.Москва (м. Алексеевская)
Полная занятость/гибрид
З/П: готовы обсуждать
Должностные обязанности:
◾Разработка RTL описания и интеграция блоков и высокоуровневых подсистем (High-Level Block, HLB), входящих в состав SoC.
◾Разработка инженерной документации на разрабатываемые вами решения.
◾Разработка базовых тестов и моделирование для проверки работоспособности блоков перед их передачей на верификацию.
◾Проведение логического синтеза разработанных блоков под ASIC и/или FPGA.
◾Сопровождение FPGA-инженеров в процессе прототипирования разработанных вами решений.
◾Проведение формальной верификации (Lint, CDC, RDC, LEC).
◾Подготовка инженерной документации на разработанные блоки.
◾Взаимодействие с командой верификации при разработке функциональных, интеграционных и нагрузочных тестов.
◾Анализ результатов синтеза, оптимизация критических путей и устранение найденных ошибок и предупреждений.
◾Взаимодействие с командой физического проектирования (топологии кристалла) с целью проведения доработок/оптимизации дизайна по результатам ревью.
◾Участие в code-review разрабатываемых блоков.
Знание/опыт:
◾Опыт разработки RTL для ASIC или FPGA от 3 лет (Verilog/SystemVerilog).
◾Знание языка TCL, достаточное для написания скриптов взаимодействия с современными САПР.
◾Знакомство с архитектурами современных процессоров.
◾Опыт работы с внутренними системными интерфейсами семейства AMBA/Avalon.
◾Опыт работы с различными САПР Enterprise уровня (Xcelium/VCS/Genus/DC/JasperGold/SpyGlass).
◾Опыт написания timing constraints (SDC).
◾Понимание техник CDC, RDC.
◾Навыки проведения/сопровождения функционального и формального тестирования RTL.
◾Уверенный пользователь ОС Linux.
◾Опыт использования системы контроля версий Git.
◾Умение писать понятный код для возможности его дальнейшего наследования.
◾Знание английского языка – на уровне чтения технической документации.
Будет плюсом:
◾Опыт программирования на C.
◾Владение техниками DFT/Low Power.
◾Опыт работы с Xilinx (ISE/Vivado) / Altera (Intel) (Quartus).
◾Опыт отладки разрабатываемых решений на FPGA прототипах.
◾Опыт работы с внешними высокоскоростными физическими интерфейсами PCI-Express, DDR, ONFI/Toggle.
◾Понимание внутреннего строения и опыт работы с микросхемами NAND Flash памяти.
◾Наличие собственных проектов на GitHub для оценки качества кода, архитектуры.
◾Навыки работы с продуктами Atlassian (Jira, Confluence).
◾Навыки работы с PCI-Express и сетевыми интерфейсами (xxMII, SFI, SFP).
Условия труда:
▪️Собственная R&D IT-лаборатория.
▪️Официальное трудоустройство по ТК РФ.
▪️Полный социальный пакет, включая ДМС.
▪️График работы: гибридный.
▪️Размер заработной платы: обсуждаем.
▪️ИТ-аккредитация. Бронь.
Контакты:
Наш сайт: www.kraftway.ru
reznikova@kraftway.ru
https://t.me/Kraftway_Yana
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
Telegram
Yana Reznikova
#linux #verilog #gitlab #fpga #rtl
Инженер верификатор
Kraftway (ГК Росатом).
Россия.Москва (м. Алексеевская)
Полная занятость/гибрид
З/П: готовы обсуждать
Должностные обязанности:
◾Функциональная верификация IP-блоков по полному маршруту с применением методологии UVM;
◾Отслеживание ошибок в проекте и взаимодействие с разработчиками
◾Поддержка системы регрессионного тестирования / непрерывной интеграции
◾Составление плана верификации.
Знание/опыт:
◾Опыт в сфере верификации или разработки RTL для ASIC или FPGA от 3 лет (Verilog/ System Verilog, и т.п.);
◾Знание методологии UVM;
◾Знакомство с архитектурой современных процессоров, знание современных SoC интерфейсов (ACE, AXI, APB);
◾Знание System Verilog Assertion;
◾Уверенный пользователь ОС Linux;
◾Опыт использования системы контроля версий Git(GitLab);
◾Опыт в использовании VIP сторонних разработчиков;
◾Знание английского языка – на уровне чтения технической документации.
Дополнительно приветствуем:
◾Владение скриптовыми языками (C, python, tcl, shell);
◾Опыт работы с системами непрерывной интеграции (Jenkins/Gitlab + Cadence Vmanager)
◾Опыт работы с внешними высокоскоростными физическими интерфейсами PCI-Express, DDR, ONFI/Toggle
◾Навыки работы с PCI-Express и сетевыми интерфейсами (xxMII, SFI, SFP).
Навыки работы с продуктами Atlassian (Jira, Confluence).
Условия труда:
▪️Собственная R&D IT-лаборатория.
▪️Официальное трудоустройство по ТК РФ.
▪️Полный социальный пакет, включая ДМС.
▪️График работы: гибридный.
▪️Размер заработной платы: обсуждаем.
▪️ИТ-аккредитация. Бронь.
Контакты:
Наш сайт: www.kraftway.ru
reznikova@kraftway.ru
https://t.me/Kraftway_Yana
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
Инженер верификатор
Kraftway (ГК Росатом).
Россия.Москва (м. Алексеевская)
Полная занятость/гибрид
З/П: готовы обсуждать
Должностные обязанности:
◾Функциональная верификация IP-блоков по полному маршруту с применением методологии UVM;
◾Отслеживание ошибок в проекте и взаимодействие с разработчиками
◾Поддержка системы регрессионного тестирования / непрерывной интеграции
◾Составление плана верификации.
Знание/опыт:
◾Опыт в сфере верификации или разработки RTL для ASIC или FPGA от 3 лет (Verilog/ System Verilog, и т.п.);
◾Знание методологии UVM;
◾Знакомство с архитектурой современных процессоров, знание современных SoC интерфейсов (ACE, AXI, APB);
◾Знание System Verilog Assertion;
◾Уверенный пользователь ОС Linux;
◾Опыт использования системы контроля версий Git(GitLab);
◾Опыт в использовании VIP сторонних разработчиков;
◾Знание английского языка – на уровне чтения технической документации.
Дополнительно приветствуем:
◾Владение скриптовыми языками (C, python, tcl, shell);
◾Опыт работы с системами непрерывной интеграции (Jenkins/Gitlab + Cadence Vmanager)
◾Опыт работы с внешними высокоскоростными физическими интерфейсами PCI-Express, DDR, ONFI/Toggle
◾Навыки работы с PCI-Express и сетевыми интерфейсами (xxMII, SFI, SFP).
Навыки работы с продуктами Atlassian (Jira, Confluence).
Условия труда:
▪️Собственная R&D IT-лаборатория.
▪️Официальное трудоустройство по ТК РФ.
▪️Полный социальный пакет, включая ДМС.
▪️График работы: гибридный.
▪️Размер заработной платы: обсуждаем.
▪️ИТ-аккредитация. Бронь.
Контакты:
Наш сайт: www.kraftway.ru
reznikova@kraftway.ru
https://t.me/Kraftway_Yana
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
Telegram
Yana Reznikova
#вакансия #СПб #плис #fpga #Verilog
Инженер-разработчик ПЛИС
Специальный Технологический Центр (https://www.stc-spb.ru/)
Формат работы: офис (рядом со ст. м. Лесная)
З/П: 100.000-400.000 ₽
Должностные обязанности:
• Реализация алгоритмов цифровой обработки сигналов под ПЛИС Xilinx на языке SystemVerilog
• Разработка новых и перенос существующих алгоритмов из Matlab на архитектуру ПЛИС
• Работа с высокоскоростными АЦП и ЦАП, интерфейсами PCIe 3/4, JESD204B/C, DDR4
• Написание тестбенчей и документации к своим разработкам
• Участие в код-ревью
• Развитие и рефакторинг уже написанных модулей
Знание/опыт:
• Опыт разработки под ПЛИС
• Уверенное знание SystemVerilog
• Опыт верификации (написание эталонных моделей алгоритмов в Matlab, симуляция в QuestaSim/ModelSim)
• Знание основ цифровой схемотехники (применительно к разработке под ПЛИС)
• Опыт оптимизации по таймингам и ресурсам
• Знание основ цифровой обработки сигналов
• Опыт работы в Matlab
• Умение читать документацию на английском языке
Условия труда:
• Работа в аккредитованной IT-компании
• Оформление по ТК РФ, белая ЗП
• Офисный формат работы
• Гибкий график
• Испытательный срок от 1 до 3 месяцев
• 13-я заработная плата по итогам года
• Обучение за счет компании
• ДМС со стоматологией
• Корпоративные скидки от компаний-партнёров
• Компенсация фитнес-абонемента
• Отсрочка от мобилизации
• Отсутствие формы допуска
• Интересные задачи: разработка систем наземного, воздушного и космического базирования во многих областях радиотехники
• Разработка ведется с использованием современных методологий: гит, трекер задач, код-ревью всех наработок, билд-сервер, автоматический прогон тестов
• В наших существующих и разрабатываемых платформах используются актуальные семейства ПЛИС Xilinx: Zynq7000, MPSoC, RFSoC, Versal
Контакты:
@xeniia_o
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
Инженер-разработчик ПЛИС
Специальный Технологический Центр (https://www.stc-spb.ru/)
Формат работы: офис (рядом со ст. м. Лесная)
З/П: 100.000-400.000 ₽
Должностные обязанности:
• Реализация алгоритмов цифровой обработки сигналов под ПЛИС Xilinx на языке SystemVerilog
• Разработка новых и перенос существующих алгоритмов из Matlab на архитектуру ПЛИС
• Работа с высокоскоростными АЦП и ЦАП, интерфейсами PCIe 3/4, JESD204B/C, DDR4
• Написание тестбенчей и документации к своим разработкам
• Участие в код-ревью
• Развитие и рефакторинг уже написанных модулей
Знание/опыт:
• Опыт разработки под ПЛИС
• Уверенное знание SystemVerilog
• Опыт верификации (написание эталонных моделей алгоритмов в Matlab, симуляция в QuestaSim/ModelSim)
• Знание основ цифровой схемотехники (применительно к разработке под ПЛИС)
• Опыт оптимизации по таймингам и ресурсам
• Знание основ цифровой обработки сигналов
• Опыт работы в Matlab
• Умение читать документацию на английском языке
Условия труда:
• Работа в аккредитованной IT-компании
• Оформление по ТК РФ, белая ЗП
• Офисный формат работы
• Гибкий график
• Испытательный срок от 1 до 3 месяцев
• 13-я заработная плата по итогам года
• Обучение за счет компании
• ДМС со стоматологией
• Корпоративные скидки от компаний-партнёров
• Компенсация фитнес-абонемента
• Отсрочка от мобилизации
• Отсутствие формы допуска
• Интересные задачи: разработка систем наземного, воздушного и космического базирования во многих областях радиотехники
• Разработка ведется с использованием современных методологий: гит, трекер задач, код-ревью всех наработок, билд-сервер, автоматический прогон тестов
• В наших существующих и разрабатываемых платформах используются актуальные семейства ПЛИС Xilinx: Zynq7000, MPSoC, RFSoC, Versal
Контакты:
@xeniia_o
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
#embedded #work #stm32# микроконтроллеры #hardware #verilog #ПЛИС #C# #C++ #C
Ведущий программист встраиваемого ПО
Компания "Нейрософт", Россия, г. Иваново. Полная занятость. Предпочтительно офис / возможен гибрид.
З/П: -
Должностные обязанности:
Разработка схемотехнических решений цифровой части медицинских приборов и встроенного программного обеспечения микроконтроллеров и других программируемых микросхем, тестовых программ (далее ПО).
Знание/опыт:
Наш "идеальный" кандидат:
- знает Си, C# (либо C++ и т.п.),
- умеет разрабатывать архитектуру встраиваемого и тестового ПО,
- имеет опыт разработки встраиваемого ПО для микроконтроллеров от 2 лет,
- знает современную элементную базу цифровых компонентов (иногда требуется подобрать микроконтроллер и периферийные микросхемы цифровой части изделия для решения поставленной задачи).
Условия труда:
Наши условия для работы:
Работа в стабильной компании мирового уровня. Амбициозные проекты конкурентноспособные не только на рынке РФ, но и за рубежом.
Оформление в соответствии с ТК РФ с первого рабочего дня.
Абсолютно белая заработная плата 2 раза в месяц. Дополнительно 2 премии в год.
Дополнительный бонусный пакет - лечение, спорт, детские путевки в лагеря, корпоративные мероприятия.
Релокационный пакет, возможен гибрид.
Контакты:
https://t.me/Natalia_Neurosoft
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
Ведущий программист встраиваемого ПО
Компания "Нейрософт", Россия, г. Иваново. Полная занятость. Предпочтительно офис / возможен гибрид.
З/П: -
Должностные обязанности:
Разработка схемотехнических решений цифровой части медицинских приборов и встроенного программного обеспечения микроконтроллеров и других программируемых микросхем, тестовых программ (далее ПО).
Знание/опыт:
Наш "идеальный" кандидат:
- знает Си, C# (либо C++ и т.п.),
- умеет разрабатывать архитектуру встраиваемого и тестового ПО,
- имеет опыт разработки встраиваемого ПО для микроконтроллеров от 2 лет,
- знает современную элементную базу цифровых компонентов (иногда требуется подобрать микроконтроллер и периферийные микросхемы цифровой части изделия для решения поставленной задачи).
Условия труда:
Наши условия для работы:
Работа в стабильной компании мирового уровня. Амбициозные проекты конкурентноспособные не только на рынке РФ, но и за рубежом.
Оформление в соответствии с ТК РФ с первого рабочего дня.
Абсолютно белая заработная плата 2 раза в месяц. Дополнительно 2 премии в год.
Дополнительный бонусный пакет - лечение, спорт, детские путевки в лагеря, корпоративные мероприятия.
Релокационный пакет, возможен гибрид.
Контакты:
https://t.me/Natalia_Neurosoft
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
Telegram
Наталья
Natalia