#Программирование #С #SystemVerilog #Baremetal #СнК
❇️ Системный программист по верификации
Компания: YADRO
Город: Москва/Минск/Нижний Новгород/Санкт-Петербург
Занятость: (полная удаленка/гибрид/офис)
Вилка: зависит от квалификации
❇️Чем предстоит заниматься:
• Основное направление работы: написание bare metal C-тестов на СнК на начальном этапе ее сборки; первоначальный запуск устройств (DDR, Ethernet, PCIe и остальных) на RTL и ПЛИС-прототипе;
• Настройка системы регрессионного тестирования (Jenkins);
• Автоматизация сборки и линковки тестов;
• Разработка bare metal тестов на отдельные контроллеры и всю систему на языках C/Asm;
• Постановка тестов на регресс;
• Работа с модульными верификаторами по плану верификации СнК и сбору функционального покрытия;
• Отладка на RTL, FPGA и ASIC совместно с разработчиками и системными программистами (pre-silicon и post-silicon);
• Поддержка и развитие архитектурно-зависимой части системного ПО.
❇️Мы ожидаем от будущего члена команды:
• Опыт низкоуровневого и системного программирования встроенных систем (bsp/drivers/kernel/RTOS);
• Уверенное знание архитектуры и набора команд хотя бы одного процессора;
• Отличное знание С/С++, asm;
• make, gcc, gas, ld, gdb, version control;
• Уверенный пользователь Linux (включая cli & shell programming);
• Знание скриптовых языков (perl/python/tcl/shell);
• Опыт с низкоуровневыми средствами отладки (ICE probes/scopes/LA/signal TAP/etc);
• Знание английского языка на уровне чтения технической документации.
❇️Дополнительно приветствуем:
• Опыт составления верификационных/тестовых планов для тестирования функциональных блоков RTL;
• Знакомство с Verilog/System Verilog:
• Опыт работы с RTL симуляторами.
❇️Будем рады предложить
• Удаленную работу, гибридный режим, работа в офисе - по выбору
• Гибкий рабочий график с часовым обеденным перерывом. Главное быть на связи в рабочее время
• Профессиональное развитие:
• Обучение/сертификация за счет компании (в соответствии с согласованным планом);
• Участие в конференциях, выставках, и прочих отраслевых мероприятиях в России и за рубежом.
• Медицинскую страховку с первых дней работы, включающую стоматологию, госпитализации, международные путешествия.
• Льготное страхование членов семьи (покупку полиса по корпоративной цене для членов семьи);
• Заботу о здоровье: спортивные мероприятия, программу поддержки сотрудников, психологические, юридические и ЗОЖ консультации с внешними специалистами;
• Программы обучения и развития сотрудников;
• Внутреннюю программу поддержки инноваций;
• «Лекторий», в рамках которого приглашенные эксперты и наши специалисты делятся профессиональным опытом из различных областей науки.
❇️Контакты:
Почта: d.lipatov@yadro.com
Тг: @HRYadro
❇️ Системный программист по верификации
Компания: YADRO
Город: Москва/Минск/Нижний Новгород/Санкт-Петербург
Занятость: (полная удаленка/гибрид/офис)
Вилка: зависит от квалификации
❇️Чем предстоит заниматься:
• Основное направление работы: написание bare metal C-тестов на СнК на начальном этапе ее сборки; первоначальный запуск устройств (DDR, Ethernet, PCIe и остальных) на RTL и ПЛИС-прототипе;
• Настройка системы регрессионного тестирования (Jenkins);
• Автоматизация сборки и линковки тестов;
• Разработка bare metal тестов на отдельные контроллеры и всю систему на языках C/Asm;
• Постановка тестов на регресс;
• Работа с модульными верификаторами по плану верификации СнК и сбору функционального покрытия;
• Отладка на RTL, FPGA и ASIC совместно с разработчиками и системными программистами (pre-silicon и post-silicon);
• Поддержка и развитие архитектурно-зависимой части системного ПО.
❇️Мы ожидаем от будущего члена команды:
• Опыт низкоуровневого и системного программирования встроенных систем (bsp/drivers/kernel/RTOS);
• Уверенное знание архитектуры и набора команд хотя бы одного процессора;
• Отличное знание С/С++, asm;
• make, gcc, gas, ld, gdb, version control;
• Уверенный пользователь Linux (включая cli & shell programming);
• Знание скриптовых языков (perl/python/tcl/shell);
• Опыт с низкоуровневыми средствами отладки (ICE probes/scopes/LA/signal TAP/etc);
• Знание английского языка на уровне чтения технической документации.
❇️Дополнительно приветствуем:
• Опыт составления верификационных/тестовых планов для тестирования функциональных блоков RTL;
• Знакомство с Verilog/System Verilog:
• Опыт работы с RTL симуляторами.
❇️Будем рады предложить
• Удаленную работу, гибридный режим, работа в офисе - по выбору
• Гибкий рабочий график с часовым обеденным перерывом. Главное быть на связи в рабочее время
• Профессиональное развитие:
• Обучение/сертификация за счет компании (в соответствии с согласованным планом);
• Участие в конференциях, выставках, и прочих отраслевых мероприятиях в России и за рубежом.
• Медицинскую страховку с первых дней работы, включающую стоматологию, госпитализации, международные путешествия.
• Льготное страхование членов семьи (покупку полиса по корпоративной цене для членов семьи);
• Заботу о здоровье: спортивные мероприятия, программу поддержки сотрудников, психологические, юридические и ЗОЖ консультации с внешними специалистами;
• Программы обучения и развития сотрудников;
• Внутреннюю программу поддержки инноваций;
• «Лекторий», в рамках которого приглашенные эксперты и наши специалисты делятся профессиональным опытом из различных областей науки.
❇️Контакты:
Почта: d.lipatov@yadro.com
Тг: @HRYadro
#SystemVerilog #Verilog
Ведущий FPGA-разработчик, со глубоким знанием Xilinx (Ultrascale, Ultrascale+).
Крафтвэй.
Россия, Москва.
Полная занятость, офис/гибрид.
З/П: от 350 000 рублей гросс в месяц, до...
Должностные обязанности:
Разбираться в сложных FPGA-проектах (PCIe, DDR4, ONFI, Ethernet), разрабатываемых собственной и/или внешними командами, уметь выполнять миграцию проектов с одного типа FPGA(отладочной платы) на другую.
Выполнять самостоятельную работу по адаптации RTL-кода IP-блоков, изначально разработанных под ASIC-flow, для последующего прототипирования на заданном семействе FPGA, адаптировать скоростные и конфигурационные интерфейсы высокоскоростных PHY Hard-IP для подключения к примитивам доступным в FPGA.
Запускать функциональные тесты проекта, развернутого на отладочной плате FPGA с участием внешних хостов (PCIe, Ethernet), собрать и монтировать готовые модули ядра Linux (make, modprobe), запускать тесты Ethernet (ifconfig, iperf, wireshark).
Разбираться в стендовом оборудовании, состоящей из отладочных плат FPGA Xilinx различных семейств, подключенных к Linux-хостам, формулировать требования по настройке и автоматизации удаленного доступа пользователей к стендовому оборудованию.
Знание/опыт:
Опыт разработки RTL для ASIC или FPGA от 3 лет (Verilog/ System Verilog, и т.п.);
Умение отладки схем на симуляторе и FPGA;
Знакомство с архитектурой современных процессоров, знание современных SoC интерфейсов;
Навыки проведения/сопровождения тестирования RTL;
Уверенный пользователь Linux;
Опыт использования системы контроля версий Git;
Понимание техник CDC.
Условия труда:
Офис в районе метро Алексеевская в Москве.
Готовы к гибридной схеме работы.
По деньгам: у нас достаточно гибкий подход.
300+ и до... т.р. в месяц на руки готовы обсудить.
Всё в белую.
ДМС, ИТ аккредитация.
Контакты:
Борзов Максим
borzov@kraftway.ru
https://t.me/Maksim_Borzov
Ведущий FPGA-разработчик, со глубоким знанием Xilinx (Ultrascale, Ultrascale+).
Крафтвэй.
Россия, Москва.
Полная занятость, офис/гибрид.
З/П: от 350 000 рублей гросс в месяц, до...
Должностные обязанности:
Разбираться в сложных FPGA-проектах (PCIe, DDR4, ONFI, Ethernet), разрабатываемых собственной и/или внешними командами, уметь выполнять миграцию проектов с одного типа FPGA(отладочной платы) на другую.
Выполнять самостоятельную работу по адаптации RTL-кода IP-блоков, изначально разработанных под ASIC-flow, для последующего прототипирования на заданном семействе FPGA, адаптировать скоростные и конфигурационные интерфейсы высокоскоростных PHY Hard-IP для подключения к примитивам доступным в FPGA.
Запускать функциональные тесты проекта, развернутого на отладочной плате FPGA с участием внешних хостов (PCIe, Ethernet), собрать и монтировать готовые модули ядра Linux (make, modprobe), запускать тесты Ethernet (ifconfig, iperf, wireshark).
Разбираться в стендовом оборудовании, состоящей из отладочных плат FPGA Xilinx различных семейств, подключенных к Linux-хостам, формулировать требования по настройке и автоматизации удаленного доступа пользователей к стендовому оборудованию.
Знание/опыт:
Опыт разработки RTL для ASIC или FPGA от 3 лет (Verilog/ System Verilog, и т.п.);
Умение отладки схем на симуляторе и FPGA;
Знакомство с архитектурой современных процессоров, знание современных SoC интерфейсов;
Навыки проведения/сопровождения тестирования RTL;
Уверенный пользователь Linux;
Опыт использования системы контроля версий Git;
Понимание техник CDC.
Условия труда:
Офис в районе метро Алексеевская в Москве.
Готовы к гибридной схеме работы.
По деньгам: у нас достаточно гибкий подход.
300+ и до... т.р. в месяц на руки готовы обсудить.
Всё в белую.
ДМС, ИТ аккредитация.
Контакты:
Борзов Максим
borzov@kraftway.ru
https://t.me/Maksim_Borzov
Telegram
Максим Борзов
You can contact @Maksim_Borzov right away.
#Verilog #SystemVerilog #ModelSim #Xilinx ISim #Vivado Simulator
Инженер-верификатор (FPGA Designer)
Модуль, Россия, Москва, полная
З/П: -
Должностные обязанности:
Оперативное управление процессом верификации СФ-блоков и микросхем через планирование, постановку задач и контроль работы ведущих инженеров, старших инженеров и инженеров;
Составление, детализация, согласование, контроль и подготовка отчётности выполнения планов верификации (функциональное покрытие, покрытие по коду), в том числе в среде Cadence vManager;
Реализация и сборка компонентов верификационного окружения по заданным в верификационным требованиям;
Реализация тестов согласно верификационному плану и их запуск для различных типов моделей – RTL, pre-layout gate-level netlist, (SDF);
Документирование и сопровождение исправления ошибок в RTL-моделях СФ-блоках.
Знание/опыт:
Опыт работы с САПР моделирования Cadence Incisive/Xcelium, ModelSim, QuestaSim, Vivado;
Знание и понимание основ цифровой схемотехники;
Знание языков Verilog/SystemVerilog;
Условия труда:
Полностью официальное трудоустройство по ТК РФ;
Аккредитованная IT-компания, входим в реестр ОПК и являемся системообразующей;
Высокая заработная плата;
Индексация заработной платы;
Премии по результатам работы;
Работа в комфортном офисе в шаговой доступности от метро и МЦД;
Внутренние и внешние обучения;
Расширенный ДМС со стоматологией;
Различные спортивные мероприятия (хоккей/футбол/баскетбол);
Осмотр врачей 2 раза в год.
Контакты:
https://t.me/kneizor
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
Инженер-верификатор (FPGA Designer)
Модуль, Россия, Москва, полная
З/П: -
Должностные обязанности:
Оперативное управление процессом верификации СФ-блоков и микросхем через планирование, постановку задач и контроль работы ведущих инженеров, старших инженеров и инженеров;
Составление, детализация, согласование, контроль и подготовка отчётности выполнения планов верификации (функциональное покрытие, покрытие по коду), в том числе в среде Cadence vManager;
Реализация и сборка компонентов верификационного окружения по заданным в верификационным требованиям;
Реализация тестов согласно верификационному плану и их запуск для различных типов моделей – RTL, pre-layout gate-level netlist, (SDF);
Документирование и сопровождение исправления ошибок в RTL-моделях СФ-блоках.
Знание/опыт:
Опыт работы с САПР моделирования Cadence Incisive/Xcelium, ModelSim, QuestaSim, Vivado;
Знание и понимание основ цифровой схемотехники;
Знание языков Verilog/SystemVerilog;
Условия труда:
Полностью официальное трудоустройство по ТК РФ;
Аккредитованная IT-компания, входим в реестр ОПК и являемся системообразующей;
Высокая заработная плата;
Индексация заработной платы;
Премии по результатам работы;
Работа в комфортном офисе в шаговой доступности от метро и МЦД;
Внутренние и внешние обучения;
Расширенный ДМС со стоматологией;
Различные спортивные мероприятия (хоккей/футбол/баскетбол);
Осмотр врачей 2 раза в год.
Контакты:
https://t.me/kneizor
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
Telegram
Денис