Forwarded from MicroLab (Siyavash Adib)
فصل 2 - قسمت 1 - آموزش طراحی دیجیتال با استفاده از FPGA 👇👇👇
#FPGA
#FPGA
Forwarded from Siyavash Adib
Refreshing_Seven_Segments.vhd
6.3 KB
این یک ماژول Refreshing 7-Segment Driver هست که کاملاً Generic نوشته شده .
تمام پارامتر ها از قبیل پلاریته ی پورت ها و تعداد Display ها و . . . از طریق Generic ها قابل کنترل هست و هر جور هم که مدار بسته شده باشه و هر تعداد Display تو مدارتون داشته باشید هیچ نیازی به تغییر داخل کد ماژول نیست و تنظیم Generic ها به تنهایی کفایت تمام موارد رو می کنه .
توضیحات پورت ها و Generic ها هم داخل کد موجوده .
#VHDL
#FPGA
تمام پارامتر ها از قبیل پلاریته ی پورت ها و تعداد Display ها و . . . از طریق Generic ها قابل کنترل هست و هر جور هم که مدار بسته شده باشه و هر تعداد Display تو مدارتون داشته باشید هیچ نیازی به تغییر داخل کد ماژول نیست و تنظیم Generic ها به تنهایی کفایت تمام موارد رو می کنه .
توضیحات پورت ها و Generic ها هم داخل کد موجوده .
#VHDL
#FPGA
Forwarded from MicroLab (Siyavash Adib)
آموزش طراحی دیجیتال با استفاده از FPGA - فصل 2 - قسمت 2
https://www.aparat.com/v/bYyd3
https://t.me/MicrLab
#FPGA
https://www.aparat.com/v/bYyd3
https://t.me/MicrLab
#FPGA
آپارات - سرویس اشتراک ویدیو
آموزش طراحی دیجیتال با استفاده از FPGA - فصل 2 قسمت 2
این جلسه : Serial Cummunication، Internal RAM، Serial Data Packets، دوستان مهندس عزیزم ، در این مجموعه سعی می کنم هر چی FPGA بلدم به شما عزیزان منتقل کنم . انشاالله همگی بتونیم چرخی در جمهوری اسلامی عزیزمون بچرخونیم . یا علی . لینک کانال : https://t.me/MicrLab…
Forwarded from MicroLab (Siyavash Adib)
آموزش طراحی دیجیتال با استفاده از FPGA - فصل 2 - قسمت 3
https://www.aparat.com/v/yDfCM
https://t.me/MicrLab
#FPGA
https://www.aparat.com/v/yDfCM
https://t.me/MicrLab
#FPGA
آپارات - سرویس اشتراک ویدیو
آموزش طراحی دیجیتال با استفاده از FPGA - فصل 2 قسمت 3
این جلسه : Serial Cummunication، Internal RAM، Serial Data Packets، دوستان مهندس عزیزم ، در این مجموعه سعی می کنم هر چی FPGA بلدم به شما عزیزان منتقل کنم . انشاالله همگی بتونیم چرخی در جمهوری اسلامی عزیزمون بچرخونیم . یا علی . لینک کانال : https://t.me/MicrLab…
دوره جدید HLS برنامه نویسی با زبان C++ برای FPGA
@ Taksuntec
سرفصل دروس
https://taksuntech.ir/courses/fpga-course/hls-course
#HLS #FPGA #XILINX #VIVADO
@Taksuntec
@ Taksuntec
سرفصل دروس
https://taksuntech.ir/courses/fpga-course/hls-course
#HLS #FPGA #XILINX #VIVADO
@Taksuntec
پیاده سازی متن باز DisplayPort برای FPGA به زبان وریلاگ
https://blog.adafruit.com/2019/03/01/an-open-verilog-implementation-of-the-displayport-protocol-for-fpgas-fpga-displayport-verilog/
https://github.com/hamsternz/DisplayPort_Verilog
@Taksuntec
https://blog.adafruit.com/2019/03/01/an-open-verilog-implementation-of-the-displayport-protocol-for-fpgas-fpga-displayport-verilog/
https://github.com/hamsternz/DisplayPort_Verilog
@Taksuntec
Adafruit Industries - Makers, hackers, artists, designers and engineers!
An open Verilog implementation of the DisplayPort protocol for FPGAs #FPGA #DisplayPort #Verilog
Michael Field writes on Twitter: I’ve uploaded my IP-free Verilog FPGA DisplayPort Implementation to a new Github repo. Feel free to take a look around, and try it on your board. My Verilog s…
زایلینکس چیپ اولترا اسکیل پلاس VU23P را با بهینه سازی مختص شبکه ای و شتابدهی حافظه معرفی کرد :
Introducing the Virtex UltraScale+ VU23P #FPGA: Optimized for Adaptable Networking and Storage Acceleration
- Highest ratio of LUTs and block RAM to DSP slices in the Virtex UltraScale+ portfolio
لبنک معرفی :
https://forums.xilinx.com/t5/Xilinx-Xclusive-Blog/Born-to-Run-New-Virtex-UltraScale-FPGA-optimized-for-networking/ba-p/1108726
جرییات :
https://www.xilinx.com/publications/product-briefs/xilinx-virtex-ultrascale-vu23p-fpga-product-brief.pdf
@Taksuntec
Introducing the Virtex UltraScale+ VU23P #FPGA: Optimized for Adaptable Networking and Storage Acceleration
- Highest ratio of LUTs and block RAM to DSP slices in the Virtex UltraScale+ portfolio
لبنک معرفی :
https://forums.xilinx.com/t5/Xilinx-Xclusive-Blog/Born-to-Run-New-Virtex-UltraScale-FPGA-optimized-for-networking/ba-p/1108726
جرییات :
https://www.xilinx.com/publications/product-briefs/xilinx-virtex-ultrascale-vu23p-fpga-product-brief.pdf
@Taksuntec
Xilinx
Born to Run: New Virtex UltraScale+ FPGA optimized for networking and storage acceleration
The exponential growth of data demands smart and adaptable network and data center solutions that deliver maximum throughput, high data-processing capability and the flexibility to adapt to evolving connectivity standards. To meet all of these requirements…
گلی خوشبوی در حمام روزی
رسید از دست محبوبی به دستم
#ZYNQ
#FPGA #XILINX #UltraScale
#Tksuntech.ir
https://www.instagram.com/p/CDFAdmtD6Kw/?igshid=1dx6b73o9mjtj
رسید از دست محبوبی به دستم
#ZYNQ
#FPGA #XILINX #UltraScale
#Tksuntech.ir
https://www.instagram.com/p/CDFAdmtD6Kw/?igshid=1dx6b73o9mjtj
Instagram
TaksunTech
گلی خوشبوی در حمام روزی رسید از دست محبوبی به دستم #ZYNQ #FPGA #XILINX #UltraScale #Tksuntech.ir
اجرای مثال VART از میان مثال های VITIS-AI بر روی zcu104 در حالت GUI:
The Vitis -AI (#vitisai) GitHub repository contains command line examples for running a neural network on #Xilinx #FPGA . This video shows an example of running VART to decode traffic light camera video in the #Vitis GUI mode on board #ZCU104 .
لینک ویدیو در یوتوب :
https://www.youtube.com/watch?v=Ye1Ht5lJYnY&feature=youtu.be
@Taksuntec
The Vitis -AI (#vitisai) GitHub repository contains command line examples for running a neural network on #Xilinx #FPGA . This video shows an example of running VART to decode traffic light camera video in the #Vitis GUI mode on board #ZCU104 .
لینک ویدیو در یوتوب :
https://www.youtube.com/watch?v=Ye1Ht5lJYnY&feature=youtu.be
@Taksuntec
YouTube
Run Vitis-AI VART example on ZCU104 in the Vitis GUI mode
The #Vitis-AI GitHub repository contains command line examples for running a neural network on #Xilinx #FPGA. This video shows an example of running #VART t...
کورس ویدیویی رایگان آموزش ساخت امبدد سیستم بر روی FPGA :
Building an Embedded System on FPGA - A Lab based Course
دسترسی به لینک پلی لیست در یوتوب : ویدیوی اول معرفی کورس و پیش نیاز های آن است.
https://www.youtube.com/playlist?list=PL6jYIySXv7VhUjg95oP88ubxRrr9MQMfH
معرفی کورس : لینکدین
https://www.linkedin.com/posts/yeshvanth-muniraj_learning-community-fpga-activity-6833087277493817345-UNMA/
@Taksuntec
Building an Embedded System on FPGA - A Lab based Course
دسترسی به لینک پلی لیست در یوتوب : ویدیوی اول معرفی کورس و پیش نیاز های آن است.
https://www.youtube.com/playlist?list=PL6jYIySXv7VhUjg95oP88ubxRrr9MQMfH
معرفی کورس : لینکدین
https://www.linkedin.com/posts/yeshvanth-muniraj_learning-community-fpga-activity-6833087277493817345-UNMA/
@Taksuntec
Linkedin
Yeshvanth Muniraj on LinkedIn: #learning #community #fpga #fpgadesign #fpgas #embedded #engineering… | 55 comments
I launched my very first online course titled "Building an Embedded System on FPGA - A Lab-based course"!
This course will be very useful to those who are… | 55 comments on LinkedIn
This course will be very useful to those who are… | 55 comments on LinkedIn
This media is not supported in your browser
VIEW IN TELEGRAM
This media is not supported in your browser
VIEW IN TELEGRAM
بین ps و pl برای dma ۴ کانال وضعیت (status/event) در نظر گرفته شده که به DMA PS متصل است با کمک این کانال ها PL میتونه درخواست های مختلفی رو به DMA PS بفرسته و حتی طول پکت داده های DMA PS رو کنترل کنه
#XILINX #ZYNQ #FPGA #VIVADO
@taksuntec
Taksuntech.ir
#XILINX #ZYNQ #FPGA #VIVADO
@taksuntec
Taksuntech.ir