この記事は HDL Advent Calendar 2021 18日目の記事です。


序文

高性能な回路(ASIC，FPGA)を設計する上で避けては通れないのが、設計した回路で生じる配線遅延。論理的に高性能な回路を設計できたとして...