#fpga #плис
Запускаем сервис бесплатной аренды отладочных плат с FPGA и не только с FPGA
Здравствуйте друзья. Сегодня хотел бы вам рассказать про один интересный сервис, идею создания которого мы в FPGA комунити вынашивали несколько лет и называется он "Сервис аренды отладок". Сразу скажу, что аренда отладок будет бесплатной.
Рейтинг: 82
Читать
Запускаем сервис бесплатной аренды отладочных плат с FPGA и не только с FPGA
Здравствуйте друзья. Сегодня хотел бы вам рассказать про один интересный сервис, идею создания которого мы в FPGA комунити вынашивали несколько лет и называется он "Сервис аренды отладок". Сразу скажу, что аренда отладок будет бесплатной.
Рейтинг: 82
Читать
❤1
#плис #fpga
И снова про VGA
Хочу поделиться собственным опытом вывода изображения на монитор через VGA интерфейс. Я понимаю, что подобная задача решалась много раз, разными людьми, на разном оборудовании. Поэтому призываю всех причастных к этой теме отписаться в комментариях о своих вариантах реализации и особенностях разработки.
⭐️⭐️◽️◽️◽️
📖Читать
И снова про VGA
Хочу поделиться собственным опытом вывода изображения на монитор через VGA интерфейс. Я понимаю, что подобная задача решалась много раз, разными людьми, на разном оборудовании. Поэтому призываю всех причастных к этой теме отписаться в комментариях о своих вариантах реализации и особенностях разработки.
⭐️⭐️◽️◽️◽️
📖Читать
Хабр
И снова про VGA
Хочу поделиться собственным опытом вывода изображения на монитор через VGA интерфейс. Я понимаю, что подобная задача решалась много раз, разными людьми, на разном оборудовании. Поэтому призываю всех...
🔥1
#timeweb_статьи #fpga
Создаем I2C Master Controller на Verilog. Идея и физический уровень
⭐️⭐️◽️◽️◽️
📖Читать
Создаем I2C Master Controller на Verilog. Идея и физический уровень
⭐️⭐️◽️◽️◽️
📖Читать
Хабр
Создаем I2C Master Controller на Verilog. Идея и физический уровень
В рамках изучения Verilog я выбрал для себя интересную и полезную задачу, которую изначально планировал решить в рамках цикла статей по Xilinx Zynq. На отладочной плате, на которую я делал обзор в...
#fpga/asic #cpu
Простое CPU ядро на ПЛИС
Простое, нестандартное процессорное ядро с открытым кодом, которое может быть использовано для создания микроконтроллера в базисе ПЛИС, в том числе ПЛИС - ОП.
⭐️⭐️◽️◽️◽️
📖Читать
Простое CPU ядро на ПЛИС
Простое, нестандартное процессорное ядро с открытым кодом, которое может быть использовано для создания микроконтроллера в базисе ПЛИС, в том числе ПЛИС - ОП.
⭐️⭐️◽️◽️◽️
📖Читать
Хабр
Простое CPU ядро на ПЛИС
Рисунок 1 – функциональная блок схема «NMR» Интереса ради сделал максимально простенькое процессорное ядро, о чем, собственно, и хочу рассказать, может кому-то пригодится, планирую в небольшом цикле...
#timeweb_статьи #FPGA
Создаем I2C Master Controller на Verilog. FSM, Clock, Output Logic, etc
⭐️⭐️◽️◽️◽️
📖Читать
Создаем I2C Master Controller на Verilog. FSM, Clock, Output Logic, etc
⭐️⭐️◽️◽️◽️
📖Читать
Хабр
Создаем I2C Master Controller на Verilog. FSM, Clock, Output Logic, etc
После длительного перерыва я продолжил разработку I2C Master Controller на Verilog. В прошлых статьях я рассмотрел основной теоретический материал, необходимый для реализации изначальной задумки. В...
#timeweb_статьи #FPGA
Создаем I2C Master Controller на Verilog. Пишем HDL код
⭐️⭐️◽️◽️◽️
📖Читать img-at
Создаем I2C Master Controller на Verilog. Пишем HDL код
⭐️⭐️◽️◽️◽️
📖Читать img-at
Хабр
Создаем I2C Master Controller на Verilog. Пишем HDL код
Закончив в предыдущей статье описание того, как должны осуществляться атомарные операции и каким образом осуществляется выполнение команд я бодро перешел к написанию HDL-кода. Пришлось разобраться с...
#fpga #сетевые_технологии
Простая сеть для связи нескольких устройств с ПЛИС
Продолжая тему самодельного простого интерфейса https://habr.com/ru/articles/769986/ , как всегда, интереса ради и просто так, разработал концепцию сети на описанном ранее протоколе нижнего уровня. Представленная сеть, может быть пригодна для связи между несколькими ПЛИС внутри печатной платы (ПП); связи между ПП внутри блока, а также связи отдельных блоков с длиной линии передачи между узлами сети до 50м, а может и более.
⭐️◽️◽️◽️◽️
📖Читать
Простая сеть для связи нескольких устройств с ПЛИС
Продолжая тему самодельного простого интерфейса https://habr.com/ru/articles/769986/ , как всегда, интереса ради и просто так, разработал концепцию сети на описанном ранее протоколе нижнего уровня. Представленная сеть, может быть пригодна для связи между несколькими ПЛИС внутри печатной платы (ПП); связи между ПП внутри блока, а также связи отдельных блоков с длиной линии передачи между узлами сети до 50м, а может и более.
⭐️◽️◽️◽️◽️
📖Читать
👍1
#процессоры #fpga
Дэвид Харрис, автор «Цифровой схемотехники и архитектуры компьютера», ответил на вопросы про его следущую книгу и вообще
⭐️⭐️◽️◽️◽️
📖 Читать
Дэвид Харрис, автор «Цифровой схемотехники и архитектуры компьютера», ответил на вопросы про его следущую книгу и вообще
⭐️⭐️◽️◽️◽️
📖 Читать
#радио #fpga
SDR радиоприёмник в FPGA плате Марсоход3GW2 (Gowin)
Когда-то давно, аж 2013-й год, на Хабре была статья "Простой SDR приёмник на ПЛИС" автора @iliasam. Я попытаюсь повторить этот проект на другой элементной базе: FPGA плата Марсоход3GW2, микросхема Gowin GW1NR-LV9QN88PC6/I5. Законы Цифровой Обработки Сигналов кажется остаются всё те же, что и раньше. Посмотрим, что у меня получится.
⭐️⭐️◽️◽️◽️
📖 Читать
SDR радиоприёмник в FPGA плате Марсоход3GW2 (Gowin)
Когда-то давно, аж 2013-й год, на Хабре была статья "Простой SDR приёмник на ПЛИС" автора @iliasam. Я попытаюсь повторить этот проект на другой элементной базе: FPGA плата Марсоход3GW2, микросхема Gowin GW1NR-LV9QN88PC6/I5. Законы Цифровой Обработки Сигналов кажется остаются всё те же, что и раньше. Посмотрим, что у меня получится.
⭐️⭐️◽️◽️◽️
📖 Читать
#fpga #плис_начинающим
Пополнение среди ультрабюджетных девбордов: FPGA — «отладка» за 201 р
Пополнение среди ультрабюджетных девбордов: FPGA - "отладка" за 201 р.Самая дешёвая "оценочная плата" с ПЛИС Xilinx Spartan-6 на AliExpress обойдётся в ровно 3000р. На Авито и майнерских "Купи-Продайках" - в 10 раз дешевле. С более "жирным камнем". Никакого подвоха, всё честно.
⭐️⭐️◽️◽️◽️
📖 Читать
Пополнение среди ультрабюджетных девбордов: FPGA — «отладка» за 201 р
Пополнение среди ультрабюджетных девбордов: FPGA - "отладка" за 201 р.Самая дешёвая "оценочная плата" с ПЛИС Xilinx Spartan-6 на AliExpress обойдётся в ровно 3000р. На Авито и майнерских "Купи-Продайках" - в 10 раз дешевле. С более "жирным камнем". Никакого подвоха, всё честно.
⭐️⭐️◽️◽️◽️
📖 Читать
#fpga #марсоход
OSHW проекту marsohod.org 15 лет
Совсем недавно осознал, что нашему Open Source HW проекту marsohod.org уже пятнадцать лет. С ума сойти можно. Когда время-то пролетело? Как-то даже не верится. Наверное можно попробовать подвести какие-то итоги. Ну или сделать хоть самому себе отчет о проделанной работе..
⭐️⭐️◽️◽️◽️
📖 Читать
OSHW проекту marsohod.org 15 лет
Совсем недавно осознал, что нашему Open Source HW проекту marsohod.org уже пятнадцать лет. С ума сойти можно. Когда время-то пролетело? Как-то даже не верится. Наверное можно попробовать подвести какие-то итоги. Ну или сделать хоть самому себе отчет о проделанной работе..
⭐️⭐️◽️◽️◽️
📖 Читать
#fpga #diy
Самодельный SDR приемник на Zynq
В этой статье я расскажу о том, как я делал предельно дешевый КВ Web-SDR приемник на SoC Zynq. Основа приемника - Б/У плата Antminer S9. Фактически этот проект является форком уже существующего приемника WEB-888, который, в свою очередь, является продолжением приемника KiwiSDR.
⭐️⭐️⭐️◽️◽️
📖 Читать
Самодельный SDR приемник на Zynq
В этой статье я расскажу о том, как я делал предельно дешевый КВ Web-SDR приемник на SoC Zynq. Основа приемника - Б/У плата Antminer S9. Фактически этот проект является форком уже существующего приемника WEB-888, который, в свою очередь, является продолжением приемника KiwiSDR.
⭐️⭐️⭐️◽️◽️
📖 Читать