Слава Україні!
Кінець жовтня – час готувати плани на листопад. Для цього буде три тренінги від Doulos по Hardware Description Languages, формальної верифікації та цифрового дизайну. Всі тренінги безкоштовні і потребують простої регістрації.
06.11.2024 – семінар про перетин тактових доменів та констрейнти (Synopsys Design Constraints). Приклади плануються на ПЛІС фірми Microchip – PolarFire. https://www.doulos.com/events/webinars/clock-domain-crossing/?source=websched&utm_source=mailchimp&utm_medium=email

13.11.2024 – семінар по формальній верифікації, покриттю (Coverage) Assertion Coverage та з прикладами на Jasper Formal Verification Platform від Cadence. https://www.doulos.com/events/webinars/dealing-with-inconclusive-formal-proofs-cadence/?source=websched&utm_source=mailchimp&utm_medium=email

19.11.2024 – семінар про потоки у SystemVerilog та використання fork..join. Приклади будуть на www.edaplayground.com.
https://www.doulos.com/events/webinars/eda-playground-live-handling-multiple-threads-in-systemverilog/?source=websched&utm_source=mailchimp&utm_medium=email

Слава Україні!
Якось непомітно на фоні виборів пройшла цікава подія - Altera Innovators Day 2024.
Оскільки мене, я думаю, як і вас, не пустили вживу на це подивитись, тож дивимось в запису. Альтера обіцяє 12 технічних сесій, які викладені на YouTube.
Маємо два списки - Altera Innovators Day 2024 - https://www.youtube.com/playlist?list=PL0pU5hg9yniY-WFJ-uvAXKWVVaXXHLR7O
Sessions - Altera Innovators Day 2024 - https://www.youtube.com/playlist?list=PL0pU5hg9yniakHxVJ8hLzzcB1HrtoO9LV
Мені цікавим виявився запис доповіді про мікросхеми сімейства Agilex, що мають вбудовані блоки обчислень з плаваючою комою та AI Tensor Mode, що дозволяє виконувати множення матриць:
FPGAi: Add AI with Hardware and Software Flexibility - https://www.youtube.com/watch?v=usHWY14pdK0&list=PL0pU5hg9yniakHxVJ8hLzzcB1HrtoO9LV&index=7&pp=iAQB
Також раджу подивитись запис виступу CEO компанії Sandra Rivera – це дозволить зрозуміти куди все це рухається і які тренди вони бачать у розвитку компанії - https://youtu.be/66QoKUA815g?si=yWoOq-b7gzKi7f8P
Загалом, багато цікавого і буде що подивитись на вихідних.

Порівняння версій Quartus.
Повний список різних фіч різних версій - https://www.intel.com/content/dam/www/central-libraries/us/en/documents/quartus-prime-compare-editions-guide.pdf

Інфографіка, як ліниво читати багато букв - https://www.intel.com/content/dam/www/central-libraries/us/en/documents/2023-11/quartus-prime-comparison-infographic.pdf

Слава Україні!
На цій картинці дуже цікава інформація, яка показує вартість розробки мікросхеми в залежності від технологічної норми. Варіацій її в інтернеті дуже багато при пошуку по ключових словах, але інформація там буде однакова – вартість розробки зростає експоненційно зі зменшенням технологічної норми.

При нормі 28 нм це було 48 млн. долларів, а при нормі 2 нм – 725 млн. долларів. Тут іде розмова саме про розробку і виготовлення першої партії нової мікросхеми, що триває від 2 до 3 років. Ця ціна включає в себе всі етапи розробки мікросхеми – від створення архітектури, розробки схемотехніки, всіх етапів тестування до виготовлення та валідації вже готової мікросхеми. І вже після цього починається випуск мікросхем і продаж їх споживачу.

Вартість зростає перш за все тому, що зменшується розмір транзисторів, а це, в свою чергу, вимагає більш досконалого літографічного обладнання. А збільшення складності пристроїв вимагає більшого часу на розробку архітектури, розробку та верифікацію мікросхеми. А з цього випливає думка, що робити мікросхеми по найновішому технологічному процесу зможуть «не только лишь все. Мало, кто может это делать.» (с) Кличко. Але про це наступного разу.

Слава Україні!
Сьогодні хочу вам показати цікавий подкаст про електроніку. Маю надію, що ви знаєте про такий ресурс як EEJournal - https://www.eejournal.com. Як ні – то швиденько йдіть туди і підписуйтесь на новини. Так ви будете мати купу різних новин та статей з електроніки.
Але, про підкаст. У EEJournal є прямо у головному меню пункт Fish fry. Переходите туди і маєте вже понад 600 випусків, що виходять кожної п’ятниці. Випуски короткі – хвилин по 20 і добре підходять для послухати по дорозі на роботу чи навчання.
Архів на сайті EEJournal - https://www.eejournal.com/fish_fry/
Для бажаючих на YouTube - https://www.youtube.com/playlist?list=PLJAe8IQ4a20Ue50TikGM9NsGh7avXPLxU/ Але тут випусків менше. І відео все одно не буде – тільки розмова.
Також під записами на сайті EEJournal є лінки на Apple Podcasts та Spotify.
Слухайте і майте гарний день!

Слава Україні!
Вихідні і прям відчуваю, що ви вже награлися в нового сталкера, задонатили і шукаєте що подивитись.
Ось французький фільм про роль TSMC та Тайваню у світовій гонці за передові мікросхеми:
TSMC: The Company That Rules the Global Microchip Market.
https://youtu.be/IamGUBh2y6M?si=2kIidZZE-idDbYou

Моя оцінка фільма - спроба замінити фільмом книгу Chip war (про неї писав ось тут - https://t.me/ddlab_ua/176) або зробити до неї відеоряд з невеликими додаваннями страждань французів, у яких стояв завод Рено 2 місяці у 2022 році бо не було мікросхем.
Загалом фільм розрахований на людей, що знають про мікросхеми нічого взагалі. І тут він прямо в ціль. Якщо ви в темі - то на раз подивитись можна.
Гарного перегляду.

До попереднього посту.
YouTube підсунув чергове відео на ту ж тему: Chip War 2.0: The Global Battle for Semiconductor Supremacy│Chris Miller (The Author of “Chip War"). Виступ автора книги Chip War. Важливо – саме запис виступу. Відео свіженьке – рівно місяць тому.
Подивився і маю що сказати – нічого нового. Розмова про те, що є штучний інтелект і для нього потрібні мікросхеми. І хто їх буде більше/краще/дешевше робити – той молодець. Більше нічого такого, що варте 40 хвилин перегляду.
Рекомендації по саме цьому відео: як дивились попереднє відео або читали книгу, то нема сенсу. Якщо не читали та не дивились – дивіться. Для всіх інших це гарний варіант спокійно поспати під чиюсь лекцію.
Лінк для бажаючих: https://youtu.be/M_rJX-OUzEw?si=Hq2EdzluRGaA4LU6

Вітаю усіх.
Вчора ввечорі була пара повідомлень зі спамом у чат каналу. Повідомлення видалені, автори відправлені в бан.
Майте гарний день.

Привіт!
Наші друзі запрошують на івент від команди R&D центру SQUAD, що займається дослідженнями та реалізацією проєктів у сфері найсучасніших систем безпеки розумного дому та Інтернету речей (IoT).

🤖 єТЕМА: Як ми перестали боятися і полюбили EMBEDDED ENGINEERING 🤖

Це подія як для майбутніх, так і досвідчених IT-спеціалістів, які цікавляться або вже працюють в Embedded-сфері.

У ПРОГРАМІ:

▪️ Чому попит на Embedded-інженерів завжди буде високим, а ця сфера є інноваційною?
▪️ З чим стикається інженер у повсякденній роботі та що відрізняє його від програміста?
▪️ Ключові soft і hard skills Embedded-інженера
▪️ Підходи до аналізу та розв’язання інженерних проблем
▪️ Особливості дослідження дефектів в Embedded-сфері

🗓 5 грудня | 19:00-21:00 | online

🙌 Участь безкоштовна, деталі та реєстрація — https://bit.ly/3CN7cvC

Слава Україні!
Почнемо цикл постів про LFSR.
Регістри зсуву з лінійним зворотним зв'язком, або Linear Feedback Shift Register - LFSR, це дуже поширена схема, яка використовується для генерації послідовностей бітів на основі лінійної функції їх попереднього стану. Фактично — це такий собі регістр зсуву, де вхідний біт регістра обчислюється за допомогою лінійної функції поточного стану регістра.
LFSR складаються з лінійки тригерів, розташованих як у звичайному регістрі зсуву. З кожним тактом біти в регістрі зміщуються вправо, а новий біт, що входить у крайню ліву позицію, формується як логічна функція від певних виходів тригерів. Найпоширенішою функцією, яка використовується, є виключне АБО (XOR). У французькій версії вікіпедії є класна картинка: https://fr.wikipedia.org/wiki/Registre_%C3%A0_d%C3%A9calage_%C3%A0_r%C3%A9troaction_lin%C3%A9aire#/media/Fichier:Lfsr.gif
Така схема дозволяє генерувати довгі послідовності псевдовипадкових бітів. Хоча послідовності бітів є псевдовипадковими, вони є детермінованими, тобто вони будуть слідувати тому самому шаблону, якщо ініціалізовані тим самим початковим значенням.
У криптографії LFSR використовують як частину алгоритму роботи з потоковими шифрами, де вони виробляють псевдовипадкові числа для шифрування даних. Вони також є дуже важливими для виявлення та виправлення помилок, відіграючи ключову роль у циклічних надлишкових кодах (CRC) і обчисленнях контрольної суми для забезпечення цілісності даних під час передачі.
У цифровому мовленні LFSR використовуються в зв’язку з розширеним спектром для генерації шумоподібних сигналів, які підвищують безпеку та протистоять перешкодам. Крім того, під час тестування обладнання вони допомагають створювати тестові шаблони та псевдовипадкові числа для перевірки надійності цифрових схем.
Існує кілька стандартних варіацій LFSR – Фібоначчі, Галуа, Xorshift. Але про те наступного разу. Сьогоднішня розмова була затіяна заради книги Американського математика Соломона Голомба 1967 року Shift Register Sequences. Власне це одна з перших робіт на цю тему і лінк неї лежить в першому коментарі.
Окремо раджу почитати статтю про Соломона Голомба на сайті Стівена Вольфрама: https://writings.stephenwolfram.com/2016/05/solomon-golomb-19322016/

#LFSR

Черговий випуск журналу

Шановні читачі журналу CHIP NEWS!

У вас є прекрасна можливість заповнити своє дозвілля на вихідних цікаво та корисно, а саме - читанням свіжого номера журналу CHIP NEWS!!!

Вийшов 9-й номер журналу за 2024 рік.

Для його завантаження є 2 варіанти, що відрізняються лише розміром (якістю окремих растрових зображень):

10 Мб
https://drive.google.com/file/d/1MvRfOGzYlxwK5yv8_rn_iOhDzwxqh1xN/view?usp=sharing

31 Мб
https://drive.google.com/file/d/1-nB3lhvo-wmnev6iEe5gYmxoq-3YFpPv/view?usp=sharing

Всі посилання на сайти, що є в рекламах та у візитках - активні. На сторінках Змісту та на обкладинці також активні переходи на сторінки статей.
Прохання при перегляді файлу на комп'ютері застосовувати двосторінковий режим перегляду з окремим показом титульної сторінки. Це побажання для більш "реалістичного" відображення журналу.

Поширення журналу категорично вітається!!!

Читайте з користю та задоволенням!

www.chipnews.com.ua

Слава Україні!
Пару тижнів тому я писав про вартість розробки чіпа: https://t.me/ddlab_ua/183
Тепер поговоримо як змінюється вартість однієї платини в залежності від технології.
Для початку – ілюстрація з сайту компанії anysilicon щодо того, як змінюється вартість пластини при зміні технології від https://anysilicon.com/silicon-wafer-cost/
Так, при технологічній нормі (Node) 90 нм вартість платини становила 1653 доллара, а по останнім технологічним нормам 3 нм та 2 нм – 18495 і 25000 доларів відповідно. Як бачите, вартість виготовлення платини зростає експоненційно.
Але вірити одному джерелу інформації зараз неможна, тому перевіряємо. Щоб перевірити дані anysilicon ось ще дві статті –
TSMC’s Estimated Wafer Prices Revealed: 300mm Wafer at 5nm Is Nearly $17,000 - https://www.tomshardware.com/news/tsmcs-wafer-prices-revealed-300mm-wafer-at-5nm-is-nearly-dollar17000
Та Average TSMC silicon wafer price soar y-o-y in Q4 2023 - https://projectblue.com/blue/news-analysis/753/average-tsmc-silicon-wafer-price-soar-y-o-y-in-q4-2023
Згідно них TSMC заявляє вартість пластини по 5 нм технології у 17000, 3 нм – приблизно 20000 дол., а 2 нм – приблизно 25000 дол. Що приблизно так само, як і на красивому графіку. Тому його і використаємо для наступних розповідей.
Але раджу почитати статтю на сайті tomshardware -там ще багато цікавого.

Слава Україні!
І півроку не пройшло!
Я нарешті допилив чергове відео по дискретній математиці – цього разу по побудові часових діаграм. Тож, як вам це цікаво – ласкаво прошу дивитися тут: https://www.youtube.com/watch?v=YA-2TqFlm5k
Як не цікаво – заходити і коментувати, що не цікаво, а хочеться чогось іншого ))
Загалом, по підсумках року контент по дискретній математиці дуже зайшов. Не зрозуміло, чому – але як є. Тому буду робити ще, але обіцяти, що буде часто і регулярно – не буду. Бо наступний семестр не за горами, а він буде складний і цікавий. А це означає, що треба буде багато вчити уроки.
А от писати буду частіше - бо є про що.

Якби винахідники мали свої лого. Скоріш за все баян, але мені сподобалось.

П'ятниця і тому буде маленька задачка.

Є такий код. Що він виведе на консоль?

module test;
    reg  [3:0] A;
    reg        B;
    wire [3:0] Y;
    initial begin
        A = 4'b1010;
        B = 1'b1;
        #1;
        $display("A: %b, B: %b, Y: %b", A, B, Y);
    end
    assign Y = A | B;
endmodule

До вчорашнього квізу:
Проблема коду у різній розрядності операндів. Verilog це сприймає нормально, а у людей, які пишуть на VHDL від цього пальці на ногах стискаються.

Ті, хто відповів що це синтаксична помилка – відповіли так само як і ChatGPT. Нижче буде картинка того, як це компілює Questa.

Загалом про цю незручну ситуацію раджу читати Sutherland, Stuart, and Don Mills. 2007. Verilog and System Verilog Gotchas: 101 Common Coding Errors and How to Avoid Them. New York: Springer.

Або дивіться нудне відео тут: https://youtu.be/bxCC2_UsV6c