2. Для симуляції, я зробив тестбенч з такою самою логікою, але додав туди монітор та генерацію сигналів. QuestaSim цей код теж відкомпілювала, але результат був дещо іншим:

`timescale 1ns/1ps

module example;
  reg x, y, z;
  reg out;

  always @(x or y)
    out = x & y | z;

  initial begin
    $monitor("Time = %0t | x = %b, y = %b, z = %b | out = %b", 
             $time, x, y, z, out);
  end

  initial begin
    x = 0; y = 0; z = 0; #10;
    x = 0; y = 1; z = 0; #10;
    x = 1; y = 0; z = 0; #10;
    x = 1; y = 1; z = 0; #10;
    x = 1; y = 1; z = 1; #10;
    x = 0; y = 0; z = 1; #10;
    z = 0; 
    #10;
    $finish;
  end
endmodule

Ось, що було виведено на консоль

# Time = 0 | x = 0, y = 0, z = 0 | out = 0
# Time = 10000 | x = 0, y = 1, z = 0 | out = 0
# Time = 20000 | x = 1, y = 0, z = 0 | out = 0
# Time = 30000 | x = 1, y = 1, z = 0 | out = 1
# Time = 40000 | x = 1, y = 1, z = 1 | out = 1
# Time = 50000 | x = 0, y = 0, z = 1 | out = 1
# Time = 60000 | x = 0, y = 0, z = 0 | out = 1

Якщо ви уважно подивитесь тест, то побачите, що в момент 60 нс змінюється тільки сигнал Z з 1 в 0. Для рівняння x & y | z при X=0, Y=0 такий перехід повинен встановити вихід в 0, але він так і залишився 1. Це говорить про те, що QuestaSim сприймає цей код як опис latch, у якого значення оновлюються при появі 1 в X або Y. Значення Z не запускає блок always і не змінює вихід.

Загалом, це цікавий приклад того, як різні інструменти можуть трактувати один і той самий код.

https://dou.ua/lenta/articles/ukraine-chip-factory-is-real/

Стаття на Dou про плани побудови заводу з виробництва мікросхем.
Експерти заслуговують поваги і дійсно знають тему, про яку розповідають. Тому раджу почитати, технічні речі описання добре. Плани влади - такі наші плани.

P.s. Коментарі на dou як завжди адекватні і дуже позитивні.

Студенти принесли і колеги порекомендували, тому ділюся:

https://www.reddit.com/r/FPGA/comments/1ii57ht/hog_tutorial_at_cern_and_on_zoom_11th_march_2025/ :

“We are organising a tutorial for Hog (HDL-on-git) on 11th March 2025 at CERN and on zoom.”


https://cern.ch/hog :

“Hog is a set of Tcl/Shell scripts plus a suitable methodology to handle HDL designs in a git repository.

Hog is included as a git submodule in the HDL repository and allows developers to create the Vivado/PlanAhead/Quartus/Libero project(s) locally and synthesise/implement it or start working on it.

Using Hog will help you to:

- easily and effectively maintain HDL code on git
- ensure that code was not modified before building binary files
- ensure traceability of binary files (even if produced locally)
- work both with Windows and Linux
- reduce code duplication by making it easy to share code among projects
- waste no time to setup Continuous Integration on Gitlab or Github actions on GitHub”

Тільки що обговорювали з колегою останні новини з фабрик і хто залишився на передньому краї технологічного прогресу.
Так от, новина ще грудня минулого року - TSMC успішно провела пробне виробництво чіпів за 2-нм техпроцесом N2 із виходом робочих чипів 60%. Виробництво буде у цьому році і Apple та Nvidia вже чекають старту промислового використання цього техпроцесу.

https://www.gsmarena.com/iphone_17_pro_to_be_the_first_with_a_chipset_built_on_tsmcs_2nm_process-news-62387.php

Перепрошую, витер квіз випадково.

Повторюю

Що виведе наступний код у SystemVerilog?

module test;
initial begin
int a = 2, b = 3, c = 1, result;
result = a | b && c;
$display("Result: %d", result);
$stop;
end
endmodule

І пояснення зразу

Як SystemVerilog обчислює цей приклад.

Операція:
result = a | b && c;

виконується за правилами пріоритету операторів у SystemVerilog.

Крок 1: Визначення пріоритету операторів
1. Оператор && (логічний AND) має вищий пріоритет, ніж | (побітовий OR).
2. Тому спочатку виконується b && c, а потім результат підставляється в a | ....

Крок 2: Виконання b && c
b = 3; // 3 у двійковій системі: 11₂
c = 1; // 1 у двійковій системі: 01₂

- b && c — це логічний оператор, який повертає 1, оскільки обидва операнди ≠ 0.
- Отже, b && c = 1.

Крок 3: Виконання a | 1
a = 2; // 2 у двійковій системі: 10₂
1 = 1; // 1 у двійковій системі: 01₂

- Побітовий OR (|) виконується так:

10₂ (2)
|01₂ (1)
------
11₂ (1)

- Виходить 1 (а не 3, як можна було б очікувати).

Фінальний результат:
Result: 1

Висновок з прикладу:
- Завжди враховуйте пріоритет операторів у SystemVerilog.
- Логічні оператори (&&, ||) повертають 1-бітні значення, що може змінювати очікуваний результат.
- Якщо потрібний чіткий порядок операцій — використовуйте дужки.

Чудова новина для open source мікроелектроніки! Efabless постав з попелу у вигляді ChipFoundry!

У березні 2025 року спільнота open source silicon була пригнічена новиною про закриття компанії Efabless, яка була основним гравцем у виготовленні open source мікросхем з використанням SKY130 PDK.

І от учора TinyTapeout повідомили, що Efabless продовжує роботу у вигляді нової компанії ChipFoundry 🎉🎉🎉

Сайт компанії: https://chipfoundry.io

Пропонують той же SKY130 PDK, готову систему-на-кристалі на базі RISC-V для конфігурації і відлагодження вашого дизайну, плюс 15 кв.мм. місця на кристалі для проекту користувача. Вартість 15K$. За 15 кв.мм. це дуже гарна пропозиція!

Відео з DOU day, про перспективи мікроелектроніки в Україні і про яке дуже класний аналоговий дизайнер та викладач курсів по розробці аналогових мікросхем Київської школи економіки Володимир Рощук скромно показав у себе в файсбуках - https://youtu.be/XBn3j5WryLE?si=L3VmlKEOvdjPKU0e

Показав так, щоб ніхто не здогадався. Тому тут чітко говоримо - відео гарне, треба дивитись.

Книги, які радили у відео:
CMOS IC Layout | ScienceDirect
https://www.sciencedirect.com/book/9780750671941/cmos-ic-layout

Analysis and Design of Digital Integrated Circuits: Hodges, David, Jackson, Horace, Saleh, Resve: 0639785504931: Amazon.com: Books
https://www.amazon.com/gp/aw/d/0072283653/ref=dp_ob_neva_mobile

Analog Design Essentials (The Springer International Series in Engineering and Computer Science, 859): Sansen, Willy M: 9780387257464: Amazon.com: Books
https://www.amazon.com/Essentials-Springer-International-Engineering-Computer/dp/0387257462

Слава Україні!
Спробуємо оживити канал. Хоча буде важко, але спробуємо.
Оскільки все складно і понеділок, і літо закінчилось, і знову навчальний рік, тож – будемо починати з простого– з іграшок. Але оскільки ми про цифрову схемотехніку та електроніку, то ось вам оригінальні іграшки від ASML.
Для фанатів Лего є три моделі літографічних сканерів (це така штука, яка дозволяє робити експозицію фотошаблона на фоторезист):
TWINSCAN - базова серія сканерів ASML – всього лише 223,75$ за конструктор з 600 деталей - https://asmlstore.com/collections/ready-to-ship/products/twinscan-lego-set
TWINSCAN NXE3400 – модель сканерів для EUV-літографії (Extreme Ultraviolet, довжина хвилі 13,5 нм). Використовується на передових виробництвах (наприклад, у TSMC, Samsung, Intel) для виготовлення мікросхем з нодою 7 нм, 5 нм і нижче. Серія NXE стала основною робочою конячкою для масового виробництва EUV-чипів. Тут вже дорожче, бо новіший техпроцес – 260$ - https://asmlstore.com/collections/ready-to-ship/products/twinscan-exe-5000-lego-set
TWINSCAN EXE:5000 - наступне покоління EUV-сканерів з технологією High-NA (Numerical Aperture). Вони дають можливість підвищити роздільну здатність і перейти до технологічної норми близько 2 нм. EXE-серія зовсім нова і тільки впроваджується у виробництво (2024–2025 роки), тому ще дорожче – 267$ - https://asmlstore.com/collections/ready-to-ship/products/twinscan-nxe-3400c-lego-set
А для тих, хто вже чекає новий рік є набір ялинкових прикрас за 29$ - https://asmlstore.com/collections/ready-to-ship/products/holiday-ornaments: напис ASML, NXT machine (тобто теж сканер, але для глибокого ультрафіолету deep ultraviolet, довжина хвилі 193 нм) і якийсь пан у костюмі, шапочці і масці (cleanroom employee). Все зроблено руками українців поляків у Польщі.
P.S. Цікаво, китайці вже наробили таких штук на аліекспресс?

Слава Україні!

Топ-10 компаній напівпровідникової індустрії — за ринковою капіталізацією
Візуалізація показує глобальний топ-10 компаній станом на середину 2025 року:
➡️ 1. NVIDIA — $3.4T
Головний бенефіціар від розвитку AI. Компанія займає найбільшу частину у LLM та дата-центрах. Fabless компанія, тобто не має свого виробництва і замовляє чіпи у інших компаній, наприклад, TSMC.
➡️ 2. TSMC — $1.0T
Беззаперечний лідер контрактного виробництва передових чипів. TSMC забезпечує майже всіх «fabless» гравців. Це чистий Fab – не розробляє чіпи, тільки виробництво для інших. Наприклад, NVIDIA. ))
➡️ 3. Broadcom — $1.1T
Це виробник комунікаційних і інфраструктурних чипів. Broadcom зростає разом із хмарними сервісами та мережами. Fabless компанія.
➡️ 4. Samsung — $240B
IDM компанія – тобто має власні розробку та виробництво. Це один з лідерів у виробництві пам’яті й конкурент у передовій логіці. Вертикальна інтеграція та величезні інвестиції в R&D.
➡️ 5. ASML — $275B
Виробник обладнання для виробництва чипів. Літографічні системи ASML - основа найпередовішого виробництва.
➡️ 6. Qualcomm — $172B
Qualcomm тримає позиції завдяки системним рішенням для систем звязку - модеми, RF та AI at the edge. Fabless компанія.
➡️ 7. AMD — $199B
AMD випускає не тільки процесори і зараз перетворилася на серйозного конкурента як Intel, так і NVIDIA. Fabless компанія.
➡️ 8. Texas Instruments — $171B
IDM компанія, що займає лідируючі позиції у аналогових та power electronics мікросхемах. Вони працюють на індустріальні та автомобільні ринки.
➡️ 9. Intel — $85B
Багаторічний беззаперечний лідер продовжує падіння вниз. Так, є і розробка, і власні фабрики, але справи чим далі, тим ідуть гірше. Чуток про компанію багато.
➡️ 10. SK hynix — $81B
Лідер у DRAM та NAND. Мікросхеми памяті завжди потрібні і розвиток AI тільки стимулює їх продаж та розробку нових. IDM компанія.
Висновок:
Рейтинг показує, як цінність ринку змістилася від традиційних CPU та пам’яті до AI, контрактного виробництва й інфраструктурних рішень.

Джерело: https://www.linkedin.com/posts/ali-kamaly_semiconductors-chipindustry-nvidia-activity-7346508012456456194-SFpp/

Слава Україні!
Цього тижня зі студентами говорили про мови опису апаратури і їх поширення у окремих сферах. Зачепили про космос.
Так от у європейському космічному агентстві ESA основна мова - VHDL. Про це чітко вказано тут - ESA - https://www.esa.int/Enabling_Support/Space_Engineering_Technology/Microelectronics/VHDL

Для NASA також схожа історія - VHDL має особливий пріоритет. У них є офіційне керівництво по написанню коду на VHDL - https://standards.nasa.gov/sites/default/files/standards/NASA/Baseline/0/2022-06-06-NASA-HDBK-4011-Approved.pdf

По вакансіях SpaceX також періодично проскакують вимоги про знання VHDL.

Загалом, тенденція зрозуміла - VHDL робився для військових, а космос недалеко відійшов від військових історій.

Отак, підемо вивчати SystemVerilog 😂

Відео про розробку мікросхем від DOU з Віталієм Кухарем - одним з топових українських розробників. Рекомендую для перегляду.
https://dou.ua/lenta/articles/questions-to-engineer/?fbclid=IwY2xjawOLrxlleHRuA2FlbQIxMABicmlkETFyWkJ5eXBuZUFxOU1keDh3c3J0YwZhcHBfaWQQMjIyMDM5MTc4ODIwMDg5MgABHjEF8RpDXP-C-IuwZU0e_eskZvlkWJTV0CXSuqdKdEv4yJmyWNzT2okoxbLU_aem_36CRYsEbeSewcNKUCsmPUQ

Слава Україні!
Якщо скучили за довгими технічними розмовами
- тримайте свіже.

Ми записали подкаст з Володимиром Рощуком - senior analog designer у Bosch і нашим викладачем на програмі з Мікроелектроніки. Говорили довго й щільно - так щільно, що інтерв’ю довелось розбити на два випуски.

Перша частина - тут https://youtu.be/LoIiBlprOTw?si=1vDK-yOOM6lGJZVs
Хто цікавиться мікроелектронікою, кар’єрою в R&D або просто хоче “послухати розумних людей” - вам зайде.

Слава Україні!
Завтра ми на програмі Мікро- та наноелектроніка у Київській школі економіки починаємо цикл з 3 онлайн зустрічей по нейронних мережах на ПЛІС. Зустрічі будуть по неділях.
Задача - показати як робиться нейронка на ПЛІС з самого нуля.
Мова - англійська.
Форма реєстрації тут: https://docs.google.com/forms/d/e/1FAIpQLScH3UTc5udT-_o7f4_UC6ggyWTGmHp2A0LiWjfMEfOq5Tcmhg/viewform?usp=sharing&ouid=106002784892951953361
Лінк на зум буде завтра зранку.

Online Lecture Series: Artificial Neural Networks in Machine Learning and Their Application for FPGA

We invite you to join a three-part online lecture series with guest speaker Igor Kazinov on Artificial Neural Networks in Machine Learning and their application for FPGA.

February 15 (Sun), 11:00–13:00
February 22 (Sun), 11:00–13:00
Third session (Q&A) — date and time to be announced

This lecture series combines theory and practical examples, covering fully connected feed-forward neural networks and regression tasks — from software implementation in Keras (TensorFlow) to hardware realization on FPGA platforms.

You will explore:
• ANN fundamentals, history, and classification
• Metrics, loss functions, datasets
• Building, training, and evaluating FFNN in Keras
• Bias–variance tradeoff and hyperparameter tuning
• Transition from software to hardware (TFLite, quantization, pruning)
• Edge AI and FPGA resource utilization
• HDL coding (Verilog, ModelSim) and final SoC design (Altera platform)

Instructor: Igor Kazinov
 18+ years in FPGA design, 20+ years in software development (embedded systems, Linux applications and drivers), extensive experience in MATLAB and Python.

Course Assistant: Mykola Konovalenko
 10+ years in hardware development, including FPGA design, ASIC physical design, and prototyping.

The final session will be dedicated to Q&A and knowledge consolidation. The lectures are open to everyone interested.

Prerequisites: Statistics, Probability Theory, Linear Algebra, Calculus, Python, C/C++, and basic FPGA design.

Слава Україні!

Лінк на сьогоднішню лекцію по нейронних мережах на FPGA.

Початок - 11.00
https://us02web.zoom.us/j/89156544644?pwd=6b5zTESqVb5aHoDGQomY3a0laRnotg.1

Meeting ID: 891 5654 4644
Passcode: 373695

Слава Україні!
Всім зареєстрованим відправили матеріали та лінк лекції Artificial Neural Networks in Machine Learning and Their Application for FPGA.
Якщо ви не отримали - пишіть в особисті

Слава Україні!
Нагадую, що цієї неділі, 22.02, з 11:00 до 13:00 відбудеться друга лекція з серії
«Штучні нейронні мережі в машинному навчанні та їх застосування для FPGA»
із Ігорем Казіновим та Миколою Коноваленком.

На цій лекції розглянемо:
▪️ перехід від програмної реалізації до апаратної (TFLite, квантизація, pruning)
▪️ Edge AI та використання ресурсів FPGA
▪️ HDL-кодування (Verilog, ModelSim) і фінальний дизайн SoC (платформа Altera)

🔗 Посилання для підключення:
Artificial Neural Networks in Machine Learning and Their Application for FPGA
🗓 22 лютого 2026
⏰ 11:00 (Київ)
https://us02web.zoom.us/j/84465275193?pwd=fW1zj7320ApOAXDxPaFIz5UzJXaGs7.1
🔑 Passcode: 237907

Якщо ви бажаєте не тільки дивитись, але й отримати лінк на запис – форма реєстрації на лекції – https://forms.gle/38ZL8Cc8kcL4tQQ4A
Якщо ви вже реєструвались на попередню лекцію, ви отримаєте листа автоматично.

Слава Україні!
Анонс нашої третьої і заключної зустрічі по Artificial Neural Networks in Machine Learning and Their Application for FPGA - Q&A-сесія Ігоря Казіна. Запису не буде.
Форма реєстрації для тих, хто не реєструвався: https://forms.gle/38ZL8Cc8kcL4tQQ4A