Слава Україні!
Сьогодні ми зі слухачами розбираємо часовий аналіз і будемо вирішувати задачу. Спробуємо тут розібрати її.
Нижче наведена картинка схеми: три однакових тригери, часові параметри яких показані внизу, та три комбінаційних схеми (CL1, CL2 CL3), затримка в яких показана для кожної комбінаційної схеми окремо в хмаринках.
Тактова частота надходить на всі тригери одночасно, тобто Tclk1 = Tclk2. Джитер вхідної тактової частоти відсутній.

Якщо ви не розумієте до чого тут всі ці розмови – запрошую подивитись відео про часові параметри:
20-1-1 Часовий аналіз. Основні поняття 1. https://youtu.be/LzS1_aZDqxE
20-1-2 Часовий аналіз. Основні поняття 2. https://youtu.be/mS8QqIOtix8
20-1-3 Часовий аналіз Основні поняття 3. https://youtu.be/suGtwHtEWlA

Неправильно задав питання - мінімальний період.

І правильна відповідь - 750 пс.
Обгрунтування буде завтра

Якщо цікаво, буду викладати замітки по SystemVerilog.
Роблю англійською в Obsidian і автоматично конвертую для пересилання файлу в чат в pdf. Переклад не робив - бо мені не треба.

Такого контенту ще треба?

Відповідь на вчорашню задачу

Насправді, якщо бути зовсім точним, то необхідно ще відняти від отриманого значення Tclk-RG2. Саме це значення компенсує найгірший шлях і в деяких випадках використовується як useful skew, при умові, що є суттєва різниця між пропагацією CLK1 і CLK2 (Tprop.CLK2 >> Tprop.CLK1)

Слава Україні!
Читаю далі про SystemVerilog. По SV Assertion окрім книг по SVA є цікавою наступна презентація

Шановні читачі журналу CHIP NEWS!

Вийшов 6-й номер журналу за 2024 рік.

Для його завантаження є 2 варіанти, що відрізняються лише розміром (якістю окремих растрових зображень):

10 Мб
https://drive.google.com/file/d/1vpDw0bmxeGfFFlVa5gXHJ3M_iNbk0j4z/view?usp=sharing

41 Мб
https://drive.google.com/file/d/15xx-flMT3qwzjsdm4fXDpeWPibzUE2bW/view?usp=sharing

Всі посилання на сайти, що є в рекламах та у візитках - активні. На сторінках Змісту та на обкладинці також активні переходи на сторінки статей.
Прохання при перегляді файлу на комп'ютері застосовувати двосторінковий режим перегляду з окремим показом титульної сторінки. Це побажання для більш "реалістичного" відображення журналу.

Поширення журналу категорично вітається!!!

Читайте з користю та задоволенням!

www.chipnews.com.ua

Слава Україні!
Невеличка замітка з приводу того, як вчити SystemVerilog.
Вважаємо, що ви вже знаєте схемотехніку. Як ні - Харріс і Харріс або Уейкерлі.
Розпочинаємо SystemVerilog по Харріс і Харріс. Це початковий рівень і його достатньо для університетських лаб. Обовязково робити всі завдання і писати багато.
Далі ваш шлях повинен вже бути більш складним і треба обирати - або дизайн або верифікація.
Якщо дизайн - то берете Сазерленда, якщо в верифікацію - то Кріс Спір.
Тут вже буде складно, бо проміжного етапу між Харрісами і наступними книгами я не знаю. Тому рекомендую брати ChatGPT і читати книги разом з ним. І писати і компілювати код, щоб запобігти помилкам.

Бібілографія:
Harris, S., Harris, D., 2022. Digital design and computer architecture. RISC-V edition, First. ed. Elsevier, Inc, Philadelphia.

Sutherland, N.S., Davidmann, S., Flake, P., Sutherland, S., Moorby, P., 2006. SystemVerilog for design: a guide to using SystemVerilog for hardware design and modeling, 2nd ed. ed. Springer, New York, NY.

Spear, C., Tumbush, G., 2012. SystemVerilog for Verification: A Guide to Learning the Testbench Language Features, 3rd ed. Springer US, Boston, MA. https://doi.org/10.1007/978-1-4614-0715-7

Як є потреба в книжках - пишіть в особисті.

Слава Україні!
Давно нічого не писав, бо багато роботи. Останній місяць вчу UVM і маю багато вражень як про UVM та SystemVerilog так і про свої розумові здібності. Але в сухому залишку вже є багато.
Почнемо з книжок по UVM. І сьогодні буде новинка – книга Mark Glasser “Next Level Testbenches: Design Patterns in SystemVerilog and UVM”, що вийшла пару місяців тому і лише в паперовому варіанті - https://www.amazon.com/Next-Level-Testbenches-Patterns-SystemVerilog/dp/B0D9QZ2Q53.
Книга не для початківців у UVM і аж ніяк не для тих, хто тільки почав вчити SystemVerilog.
Книга про патерни проектування, тобто такі собі багаторазові рішення типових проблем у розробці систем тестування та верифікації на SystemVerilog, що можуть значно підвищити модульність і повторне використання коду. Це дозволяє робити код більш читабельним, придатним для підтримки та масштабування, що зрештою це покращує ефективність процесу верифікації апаратного забезпечення. Загалом про патерни проектування на SystemVerilog можна почитати декілька статей - https://vlsiweb.com/design-patterns-and-best-practices-in-systemverilog/ і https://www.edn.com/design-patterns-in-systemverilog-oop-for-uvm-verification/
На користь книги говорить передмова, яку написав Cliff Cummings (https://www.sunburst-design.com/papers/) і на його сайті можна знайти спільну статтю з Mark Glasser, що є частиною книги:
https://www.sunburst-design.com/papers/CummingsDVCon2023_uvm_resource_db_API.pdf
До книги додається і репозитарій на GitHub: https://github.com/mxg/topaz
Тому, як буде змога, купуйте та читайте.

Слава Україні!
Десь місяці півтора тому у видавництві Наш формат вийшов переклад книги Chris Miller “Chip War. The Fight for the World's Most Critical Technology” - https://nashformat.ua/products/chypova-vijna.-borotba-za-najvazhlyvishu-tehnologiyu-u-sviti-709629?gad_source=1&gclid=Cj0KCQjwr9m3BhDHARIsANut04YAgfav4GhMahEcKGit8bWb__8zkFfOdXnxD578Fjb-nGhyU7Z8Im0aAhK4EALw_wcB
Поклав у закладки – може згодиться. І таки справдилось!
Вперше почув про цю книгу з розповіді міністра Федорова і знайшов її на Амазоні, а як писав цей текст і в Україні і за прийнятні гроші: https://www.yakaboo.ua/chip-war-the-fight-for-the-world-s-most-critical-technology.html?srsltid=AfmBOooNmHcPevoInZBtaDPiEGZlh7WfvIOLu-dU3Zqfd36qyyEOEjkF
Тож як тільки побачив, що вийшла – одразу (тиждень-два, не більше) пішов і купив у книжковому магазині в Чернігові. Отак, в Чернігові, в першому ж книжковому магазині купив (він у нас не один, тому все серйозно у нас з цим).
Зразу кажу: лише погортав і не читав – забрали колеги почитати, тож, я в черзі на свою книгу. Бо зараз у мене в читанні Джеймс Глік «Інформація. Історія. Теорія. Поток» про Чарльза Беббіджа, Аду Лавлейс, Клода Шеннона і Платона, який казав, що письмова мова знищує все і взагалі, все пропало.
Тож, про що «Чипова війна» – про те, як відбувався розвиток мікроелектроніки та виробництва мікросхем, про Хрущова та КДБ – як ви не в курсі, то виробництво мікросхем в СРСР було запущено і відбувалось завдяки гарній роботі розвідки та КДБ. Для тих, хто не вірить раджу подивитись таблиці відповідності ТТЛ мікросхем і з подивом побачити, що функції та розташування виводів якось дуже схожі. Загалом, технологія пошарового стравлення та перемальовування топології мікросхеми в працювала добре.
Далі, про що ще – про ASML, Canon і Nikon, Китай та RICK-V. Загалом, очікую цікаву книгу для людей, для яких CMOS та мікропроцесор не просто якісь незрозумілі слова. Раджу піти купити або записатися в бібліотеку.
З прикольного – в книзі є глосарій термінів, щоб було куди підглядати терміни.
P.S. Для тих, кому нема чого робити – подивіться, звідки у Canon така назва. І можете пошукати в вікіпедії слово Авалокітешвара.
P.P.S. Картинок в книзі нема, що погано, проте є перелік літературних джерел на 722 пункти, що гарно.

Слава Україні!
Нарешті зробив наступне відео для каналу – чергове відео по дискретній математиці. Тепер вже ми дійшли до реалізації – тобто того, як зробити електричну схему по логічній функції. Щоб було більш цікаво зробив декілька ітерацій для того, щоб отримати результат для фізичної реалізації.
Відео ось тут – https://youtu.be/1RoVbbm4p6o
Продовження буде вже наступного тижня – намалюємо часові діаграми. А от з реалізацію на реальних мікросхемах трохи зачекаємо, поки все приїде.
Гарного перегляду!
P.S. Як завжди: лайк, підписка, коментар – бо почали писати якісь неадеквати.
#ddLab_YouTube

Слава Україні!
Рубрика «Маю час, маю натхнення або вечірні роздуми».
Трохи новин про Intel та Altera.
Як ви вже чули – Altera була виділена Intel у окрему компанію, але все ще як частина Intel. Але на тому справа не закінчилась і майбутня доля Altera почала стрімко змінювати свій напрям. Причому той напрям крутиться як флюгер (не плутати з флогером) під поривами вітру світового ринку.
Спочатку Intel захотіла вивести Altera на IPO вже в 2026 році - https://www.trendforce.com/news/2024/09/13/news-altera-ceo-denies-rumors-for-sale-claiming-ipo-plan-by-2026-remains-unchanged/
Ходили навіть чутки, що AMD або Marvell хочуть купити Altera. Але Sandra Rivera (Altera CEO) сказала «Ніт! То все не правда!». Хоча сама ідея про те, що AMD купить Altera вже сама по собі цікава і дає скажений простір фантазіям.
Але пару днів тому нова історія вилізла зовні – за чутками від неназваного джерела Intel хоче продати Altera приблизно за 17 мільярдів доларів. Це дозволить Intel вийти з крутого піке, в якому вони зараз знаходяться - https://www.cnbc.com/2024/10/18/intel-seeks-billions-for-minority-stake-in-altera-business-sources-say.html
Поживемо – побачимо, але ми з вами пам’ятаємо, що Intel придбала Altera за 16,7 мільярда доларів у 2015 році. Тож хочуть продати за ті ж гроші, що й купили.
Спостерігаємо за долею Altera, бо ота ваша вівада мені страх, як не подобається. Але то інша історія.

Слава Україні!
Кінець жовтня – час готувати плани на листопад. Для цього буде три тренінги від Doulos по Hardware Description Languages, формальної верифікації та цифрового дизайну. Всі тренінги безкоштовні і потребують простої регістрації.
06.11.2024 – семінар про перетин тактових доменів та констрейнти (Synopsys Design Constraints). Приклади плануються на ПЛІС фірми Microchip – PolarFire. https://www.doulos.com/events/webinars/clock-domain-crossing/?source=websched&utm_source=mailchimp&utm_medium=email

13.11.2024 – семінар по формальній верифікації, покриттю (Coverage) Assertion Coverage та з прикладами на Jasper Formal Verification Platform від Cadence. https://www.doulos.com/events/webinars/dealing-with-inconclusive-formal-proofs-cadence/?source=websched&utm_source=mailchimp&utm_medium=email

19.11.2024 – семінар про потоки у SystemVerilog та використання fork..join. Приклади будуть на www.edaplayground.com.
https://www.doulos.com/events/webinars/eda-playground-live-handling-multiple-threads-in-systemverilog/?source=websched&utm_source=mailchimp&utm_medium=email

Слава Україні!
Якось непомітно на фоні виборів пройшла цікава подія - Altera Innovators Day 2024.
Оскільки мене, я думаю, як і вас, не пустили вживу на це подивитись, тож дивимось в запису. Альтера обіцяє 12 технічних сесій, які викладені на YouTube.
Маємо два списки - Altera Innovators Day 2024 - https://www.youtube.com/playlist?list=PL0pU5hg9yniY-WFJ-uvAXKWVVaXXHLR7O
Sessions - Altera Innovators Day 2024 - https://www.youtube.com/playlist?list=PL0pU5hg9yniakHxVJ8hLzzcB1HrtoO9LV
Мені цікавим виявився запис доповіді про мікросхеми сімейства Agilex, що мають вбудовані блоки обчислень з плаваючою комою та AI Tensor Mode, що дозволяє виконувати множення матриць:
FPGAi: Add AI with Hardware and Software Flexibility - https://www.youtube.com/watch?v=usHWY14pdK0&list=PL0pU5hg9yniakHxVJ8hLzzcB1HrtoO9LV&index=7&pp=iAQB
Також раджу подивитись запис виступу CEO компанії Sandra Rivera – це дозволить зрозуміти куди все це рухається і які тренди вони бачать у розвитку компанії - https://youtu.be/66QoKUA815g?si=yWoOq-b7gzKi7f8P
Загалом, багато цікавого і буде що подивитись на вихідних.

Порівняння версій Quartus.
Повний список різних фіч різних версій - https://www.intel.com/content/dam/www/central-libraries/us/en/documents/quartus-prime-compare-editions-guide.pdf

Інфографіка, як ліниво читати багато букв - https://www.intel.com/content/dam/www/central-libraries/us/en/documents/2023-11/quartus-prime-comparison-infographic.pdf

Слава Україні!
На цій картинці дуже цікава інформація, яка показує вартість розробки мікросхеми в залежності від технологічної норми. Варіацій її в інтернеті дуже багато при пошуку по ключових словах, але інформація там буде однакова – вартість розробки зростає експоненційно зі зменшенням технологічної норми.

При нормі 28 нм це було 48 млн. долларів, а при нормі 2 нм – 725 млн. долларів. Тут іде розмова саме про розробку і виготовлення першої партії нової мікросхеми, що триває від 2 до 3 років. Ця ціна включає в себе всі етапи розробки мікросхеми – від створення архітектури, розробки схемотехніки, всіх етапів тестування до виготовлення та валідації вже готової мікросхеми. І вже після цього починається випуск мікросхем і продаж їх споживачу.

Вартість зростає перш за все тому, що зменшується розмір транзисторів, а це, в свою чергу, вимагає більш досконалого літографічного обладнання. А збільшення складності пристроїв вимагає більшого часу на розробку архітектури, розробку та верифікацію мікросхеми. А з цього випливає думка, що робити мікросхеми по найновішому технологічному процесу зможуть «не только лишь все. Мало, кто может это делать.» (с) Кличко. Але про це наступного разу.

Слава Україні!
Сьогодні хочу вам показати цікавий подкаст про електроніку. Маю надію, що ви знаєте про такий ресурс як EEJournal - https://www.eejournal.com. Як ні – то швиденько йдіть туди і підписуйтесь на новини. Так ви будете мати купу різних новин та статей з електроніки.
Але, про підкаст. У EEJournal є прямо у головному меню пункт Fish fry. Переходите туди і маєте вже понад 600 випусків, що виходять кожної п’ятниці. Випуски короткі – хвилин по 20 і добре підходять для послухати по дорозі на роботу чи навчання.
Архів на сайті EEJournal - https://www.eejournal.com/fish_fry/
Для бажаючих на YouTube - https://www.youtube.com/playlist?list=PLJAe8IQ4a20Ue50TikGM9NsGh7avXPLxU/ Але тут випусків менше. І відео все одно не буде – тільки розмова.
Також під записами на сайті EEJournal є лінки на Apple Podcasts та Spotify.
Слухайте і майте гарний день!

Слава Україні!
Вихідні і прям відчуваю, що ви вже награлися в нового сталкера, задонатили і шукаєте що подивитись.
Ось французький фільм про роль TSMC та Тайваню у світовій гонці за передові мікросхеми:
TSMC: The Company That Rules the Global Microchip Market.
https://youtu.be/IamGUBh2y6M?si=2kIidZZE-idDbYou

Моя оцінка фільма - спроба замінити фільмом книгу Chip war (про неї писав ось тут - https://t.me/ddlab_ua/176) або зробити до неї відеоряд з невеликими додаваннями страждань французів, у яких стояв завод Рено 2 місяці у 2022 році бо не було мікросхем.
Загалом фільм розрахований на людей, що знають про мікросхеми нічого взагалі. І тут він прямо в ціль. Якщо ви в темі - то на раз подивитись можна.
Гарного перегляду.