Найближчих два-три тижні буду викладати матеріал по цифрових або кінцевих автоматах (Finite State Machine).
І для початку дня - свіжа картинка до лекції, що буде сьогодні у студентів. Відео - на наступному тижні.

#fsm #picture

Розділ з старої монографії по роботі з ПЛІС Altera та описом цифрових автоматів на VHDL.

#fsm

Сама монографія тут: http://ir.stu.cn.ua/handle/123456789/5740

#book

Статті Кліффа Каммінгса по кінцевим автоматам та Verilog/SystemVerilog на сайті http://www.sunburst-design.com:

Finite State Machine (FSM) Deisgn & Synthesis using SystemVerilog - Part I - http://www.sunburst-design.com/papers/CummingsSNUG2019SV_FSM1.pdf
Synthesizable Finite State Machine Design Techniques Using the New SystemVerilog 3.0 Enhancements - http://www.sunburst-design.com/papers/CummingsSNUG2003SJ_SystemVerilogFSM.pdf
The Fundamentals of Efficient Synthesizable Finite State Machine Design using NC-Verilog and BuildGates - http://www.sunburst-design.com/papers/CummingsICU2002_FSMFundamentals.pdf

Це те, що має сенс читати по кінцевим автоматам і не один раз.

#book

Привіт, друзі!

Я хочу повідомити вас про чергове відео на моєму YouTube каналі, присвяченому теорії кінцевих автоматів.
https://youtu.be/JvXh40EmDRs
У цьому відео ми розглядаємо другий приклад з Харріс і Харріс про аналіз вхідної послідовності. Якщо ви ще не побачили попередні відео, то знайдете їх на моєму каналі.

Також, я маю хорошу новину для тих, хто цікавиться цією темою. Я розмістив повну презентацію по кінцевих автоматах на гугл-диск, яка стане вам у нагоді для більш детального вивчення теорії.
https://docs.google.com/presentation/d/12IWrjOx8q0mtgoq0HQBEdTQFPoqmTpo6/edit?usp=sharing&ouid=111792405508001907736&rtpof=true&sd=true

Якщо ви зацікавилися цією темою, то не пропустіть мої наступні відео. У вівторок вийде останнє відео по теорії кінцевих автоматів, а в четвер - перше відео про кодування кінцевих автоматів на Verilog. Дякую, що слідкуєте за моїм каналом!
#ddLab_YouTube

Починаю ділитися відео з лабораторними роботами!
Часу на очікування нема бо семестр у розпалі, тому я буду старатися робити їх якомога частіше.
Сьогодні викладаю відео з нульовою роботю - ми ознайомимось з Quartus Prime та створимо простий проект у схемотехнічному редакторі.

https://youtu.be/VhgjUW8G7jg

#ddLab_YouTube

Доброго ранку! Слава Україні!
Поки ми відновлюємо гуртожиток після острілів та бомбардувань російських пі… подивіться свіжу порцію відео.
Сьогодні у нас на каналі Лабораторії цифрового дизайну три відео по лічильникам:
Грея https://youtu.be/NPbfZt16nvE
Кільцьовому https://youtu.be/jAaBxY4t-RQ
Джонсона https://youtu.be/duA5SefUraY
Гарного перегляду, а ми пішли працювати.

#ddLab_YouTube

Доброго вечора! Слава Україні!
Нове відео у каналі Лабораторії цифрового дизайну.
Інформація не нова і, мабуть, всі її знають - таблиці істинності логічних елементів та часові параметри логічних елементів.
Це частина курсу яку прийшлося робити на ходу, бо з'ясувалось що у студентів випав курс алгебри логіки (як так вийшло - я досі не розумію).
Відео: https://youtu.be/-Uyl98H9MjA
Презентація: https://docs.google.com/presentation/d/18TktHTI5ar19RUZ9dzRAaV2KzEmRqydi/edit?usp=sharing&ouid=111792405508001907736&rtpof=true&sd=true

#ddLab_YouTube

Доброго дня! Слава Україні!

Закінчили зі студентами лекції по лічильникам. Тому остання версія презентації. Начебто без помилок, але я не впевнений.

Відео по лічильникам з довільним коефіцієнтом рахування буде за пару днів.

Доброго ранку! Слава Україні!

Реалізація лічильників з довільним коефіцієнтом рахування на прикладі десяткового лічильника (BCD, MOD10).
Лінк на відео: https://youtu.be/e5UUAnOd4Cc
Презентація:
https://docs.google.com/presentation/d/1svzXPoB-KP5xN8un_CWR9Tm9G4aVuo3C/edit?usp=sharing&ouid=111792405508001907736&rtpof=true&sd=true

Зміст:
00:00 - Вступ
00:08 - Лічильник з довільним коефіцієнтом рахування
02:22 - Таблиця станів BCD лічильника
05:13 - Рівняння, схема та часові діаграми BCD лічильника
08:15 - Реалізація BCD лічильника на інтегральному лічильнику за допомогою сигналу завантаження
14:20 - Реалізація BCD лічильника на інтегральному лічильнику за допомогою сигналу скидання
21:07 - Таймер на основі лічильника

Приємного перегляду.

#ddLab_YouTube

Розклад тренінгів від Intel по FPGA. Безкоштовна участь. Робоча мова – англійська. Використовують Microsoft Teams. Для курсів необхідна реєстрація на сайті Intel.
9:00am-1:30pm Pacific Time – це з 19:00 до 23:30 по Києву.

Розклад на травень 2023 (список не повний):

3-4 травня: Verilog HDL basics
9:00am-1:30pm Pacific Time
https://cdrdv2.intel.com/v1/dl/getContent/653074

8-9 травня: Verilog HDL Basics
09:00-13:30 Central European Time
12:30-5:00 PM India Standard Time
https://cdrdv2.intel.com/v1/dl/getContent/653074

10 травня: Debugging Tools: Signal Tap
9:00am-1:30pm Pacific Time
https://cdrdv2.intel.com/v1/dl/getContent/734329

17-18 травня: Using the Intel Quartus Prime Software
9:00am-1:30pm Pacific Time
https://cdrdv2.intel.com/v1/dl/getContent/653090

23-24 травня: Advanced Verilog HDL
09:00-13:30 Central European Time
12:30-5:00 PM India Standard Time
https://cdrdv2.intel.com/v1/dl/getContent/652864

24 травня: Intel FPGA Timing Analysis - Lecture
9:00am-1:30pm Pacific Time
https://cdrdv2.intel.com/v1/dl/getContent/726458

25 травня: Intel FPGA Timing Analysis – Hands-on Labs
9:00am-1:30pm Pacific Time
https://cdrdv2.intel.com/v1/dl/getContent/726460

25 травня: Intel SoC FPGA Basics
9:00am-1:30pm Pacific Time
https://cdrdv2.intel.com/v1/dl/getContent/749592


Розклад всіх курсів тут:
https://www.intel.com/content/www/us/en/support/programmable/support-resources/fpga-training/overview.html
Знаходите Instructor-Led Classes і трохи нижче Schedule of instructor-led classes

Презентації з попередніх сесій цих тренінгів

Якщо ви студент та бажаєте практики - то це найкраща пропозиція!

Раді повідомити, що в Melexis почався набір студентів на стажування!

Melexis - міжнародна мікроелектронна компанія з офісами у багатьох країнах, у т.ч. в Києві. В компанії розробляють мікросхеми для автомобілів: https://www.melexis.com/en/products/

На стажуванні ви будете створювати аналогові мікросхеми в Cadence Virtuoso, прокачаєте скіл в мікроелектронній схемотехнці, будете працювати з найсучаснішим вимірювальним обладнанням, користуватися LabVIEW/Python для автоматизації вимірювань, розробляти друковані плати в Altium Designer, програмувати на С/ASM.

Melexis пропонує гнучкий графік відвідування офісу або заняття у спільній науково-освітній лабораторі КПІ-Мелексіс (двічі на тиждень починаючи з вересня протягом року з застосуванням сучасної професійної системи проектування Cadence), індивідуальну стипендію і можливість працевлаштування після завершення стажування. Студенти матимуть можливість застосувати на практиці теоретичні знання з курсів «Аналогова електроніка», «Твердотільна електроніка», «Цифрова електроніка» та інші.

Можливі наступні напрямки стажування:
1) Associate Analog Design Engineer
https://www.melexis.com/en/careers/3296/associate-analog-design-engineer
2) Associate Test Solution Development Engineer
https://www.melexis.com/en/careers/3295/associate-test-solution-development-engineer

Етапи:
1) Заповнити анкету за посиланням: https://forms.gle/bdJ46RukJG9EjkFa9
2) Інтерв’ю та відбір (травень 2023)
3) Літня практика тривалістю 2 місяці (починаючи з липня 2023)
4) Відвідування офісу або заняття у спільній науково-освітній лабораторі КПІ-Мелексіс (двічі на тиждень починаючи з вересня протягом року з застосуванням сучасної професійної системи проектування Cadence)

При наявності запитань, звертайтеся до Приходько Ольги (HR manager): +38050 457 03 25, opr@melexis.com

Якщо ви студент і вам подобається електроніка, однозначно радимо подавати заявку! Кращу можливість в напрямку електроніки в Україні складно буде знайти 🙂

Почав впорядковувати лінки на корисні ресурси з цифрового дизайну та мов опису апаратури. Виглядає як таблиця, яку можна дивитись та фільтрувати https://www.notion.so/73a0aaacf8ce469db270471a9a659cdd?v=32ba7393a7f04f81bc6936519e0953e7&pvs=4

#Агрегатор

Доброго вечора! Слава Україні!
Зараз проходжу тренінг від Інтел по Advanced Verilog. Звіт про цей та тренінг по Intro to Verilog буде вже по закінченню. А зараз лінк на матеріали з тренінгів: презентації (старі за 2012 рік), лабораторні та мануал по лабораторним:
https://drive.google.com/drive/folders/1_CDLOiLMl1rBz7IHNh_wFcXXeeAJk42c?usp=sharing

#fpga_book

Доброго вечора! Слава Україні!
Якщо ви студент українського університету, хочу вам нагадати про можливість, яку надає Coursera та Udemy для українських студентів - безкоштовне отримання сертифікатів при проходженні курсів.
Для підключення вам необхідно використовувати ваш акаунт, який вам було створено адміністратором університету на МООС платформі.
Наприклад, з 5 червня стартує спеціалізація FPGA Design for Embedded Systems від University of Colorado Boulder.
Лінк на програму: https://www.coursera.org/specializations/fpga-design
Спеціалізація - це 4 курси:
Introduction to FPGA Design for Embedded Systems
Hardware Description Languages for FPGA Design
FPGA Softcore Processors and IP Acquisition
FPGA Capstone: Building FPGA Projects
В якості апаратної платформи використовується DE10-Lite від Terasic.
Використовуйте можливості, які маєте прямо зараз.

#MOOC

Доброго вечора! Слава Україні!
Хочете якісних картинок з топологією мікросхем? Ось тут їх дууууууже багато: http://zeptobars.com

Ось для прикладу RCA 4044BF - Quad NAND RS Latch. Картинку я зменшив.

#picture

Слава Україні!
Вітаю вас усіх.
Вже закінчується літо, тому починаємо вчитися і для того, щоб процес не був дуже важкий зразу – сьогодні стаття про реверс-інжинірінг першої ПЛІС в світі.
https://www.righto.com/2020/09/reverse-engineering-first-fpga-chip.html
Як відомо, перша ПЛІС була випущена компанією Xilinx e 1984 році. Патент Роса Фрімена (Ross Freeman) на цю мікросхему можна знайти тут: https://patents.google.com/patent/US4870302A/en
Перша ПЛІС XC2064 містила 64 логічних елементи, на яких можна було реалізовувати логічні функції та тригери. Розробка велась на програмному забезпеченні для MS-DOS вартістю 12 тис. доларів.