Нагадую, що сьогодні на 16 годину говоримо про команди асемблера RV і спробуємо дійти до перших блоків в архітектурі.

https://teams.microsoft.com/l/meetup-join/19%3Ameeting_MDJkMzk2MDEtOGUzMS00ZDgzLWExNGEtMDdkZDRkMTVhMmZi%40thread.v2/0?context=%7B%22Tid%22%3A%2233c7147e-9374-4a05-a175-43367185b3f7%22%2C%22Oid%22%3A%22d0143d5d-9804-4687-987f-94de584b8de8%22%7D

Слава Україні
Продовжую заповнювати курс цифрової схемотехніки відео. Сьогодні перша частина лекції про лічильник.
https://youtu.be/UbsAX5qcleQ
У відео розказую, що таке лічильник і як він працює, пояснюю принцип роботи простих лічильників з послідовним перенесенням, їх переваги, недоліки та способи реалізації Лічильник - це пристрій, який послідовно рахує від 0 до деякого числа. Він характеризується коефіцієнтом рахування (MOD) - максимальним числом станів. Розглянуто асинхронний лічильник з послідовним перенесенням (Ripple Counter), де кожен розряд по черзі передає перенесення на наступний. Показано його схему на Т-тригерах і часові діаграми роботи як для ідеального випадку, так і з урахуванням затримок. Виявлено проблеми низької швидкодії та затримок при збільшенні розрядності. Продемонстровано, що лічильник діє як дільник частоти - кожен розряд ділить частоту вдвічі. Наведено приклад мікросхеми 74НС93 з чотирма розрядами. Також показано схему віднімаючого лічильника, який схожий на додаючий, але виводить інверсні значення розрядів. Згадано про можливість реверсивних лічильників, які можуть як додавати, так і віднімати.
Залишайте свої запитання в коментарях до відео.

#ddLab_YouTube

Знайдіть помилку в коді

01 module lab5
02 (
03 input [1:0]d,
04 input load,
05 output reg [1:0]q,
06 output reg [1:0]q_n
07 );
08
09 always @(*) begin
10 if (load == 1’b1) begin
11 q = d;
12 q_n = !d;
13 end
14 end
15
16 endmodule

Для тих, хто хоче відкомпілювати – код без нумерації рядків у першому коментарі

Результат компіляції наведеного вище коду у Quartus.

Слава Україні!
Маю час, маю натхнення, тож декілька спостережень за реінкарнацією Altera та нововведеннями Altera/Intel.
Якось непоміченою пройшла відміна софт ядра процесора NIOS II та його заміна на NIOS V на основі RICS V. Тому будемо поступово розбиратись з тим, що це означає та що маємо зараз і за які гроші.
Тож, восени минулого року Intel видав документ pdn2312, в якому каже, що з 22 березня 2024 року закінчується підтримка та відвантаження софт процесора NIOS II. Це означає, що цей процесор вже не бути входити в нові версії Quartus як у безкоштовній так і у платній версії. Тепер треба використовувати в якості софт процесора виключно NIOS V і для бажаючих перейти прямо зараз є спеціальний документ AN978 - NIOS V processor migration guide.
Все начебто і добре – треба йти в ногу з часом і долучатись до нового, але диявол як завжди у деталях.
Точно так само як і для NIOS II версія NIOS V має три варіанти – Compact (c), Microcontroller (m) та General Purpose Processor (g).
Для безкоштовної версії Quartus Lite пропонується використовувати NIOS V/c або NIOS V/m. А старшої версії не буде. Але це не точно, оскільки остання безкоштовна версія Quartus – це 23.1, що вийшла у листопаді 2023 має в своєму складі NIOS II. Підтримки NIOS V нема взагалі.
Загалом, складається враження, що Intel / Altera просто забили на користувачів безкоштовної версії і все більше схиляють їх до переходу на Subscribe або Pro версії. Але поживемо – побачимо. На цьому тижні відбудеться виставка Embedded World і там запланована доповідь по NIOS V. Можливо там почуємо щось для користувачів безкоштовної версії.
Для поціновувачів Xilinx – Microblaze також замінять на RISC V. ))

Дві картинки про тренди.
Перша - як змінилась вартість акцій компаній у виробництві напівпровідників.
Друга - структура доходів Nvidia.

Федоров в кінці 2023 року оголосив про грандіозні плани на розвиток проектування і виробництва мікрочіпів в Україні. Ми на цьому трохи знаємось, тому вирішили зробити кілька публікацій з навчальними матеріалами для людей зацікавлених у вивченні напрямку.

У цьому дописі викладемо інформацію про мікрочіпи загального характеру.

Мікрочіпи можуть виготовлятися у вигляді мікроконтролерів, або структурно складніших систем-на-кристалі, які включають процесори з відомими архітектурами (ARM, x86, MIPS, SPARK, RISC-V, тощо) та периферійні блоки різного рівня складності для забезпечення взаємодії процесора із зовнішнім світом (порти введення-виведення, контролери DDR памʼяті, інтерфейсів передачі даних, диску, бездротових інтерфейсів, криптографічних операцій, графіки і багато інших). Такі мікроконтролери і системи-на-кристалі є основою сучасної електроніки - від сім карт, тостерів, іншої побутової техніки, до мобільних телефонів, супутників, медичної і військової техніки. Також мікрочіпи можуть виготовлятися у вигляді спеціалізованих мікросхем (ASIC - Application Specific Integrated Circuit) заточені кожна під виконання специфічної задачі (наприклад, цифровий сенсор температури, електронний компас, інтегральний радар, тощо). Часто в ASIC алгоритм обробки даних реалізується не за допомогою програми для мікропроцесору, а у вигляді цифрової схеми, що значно підвищує продуктивність обчислень. А ще чіпи можуть розроблятися для реконфігурованих логічних матриць типу FPGA (Field Programmeble Gate Array), що актуально для викопродуктивних серверних обчислювачів зі змінною архітектурою та для військової техніки. Цикли проектування для ASIC та FPGA з одного боку відрізняються (кухня для ASIC суттєво складніша), а з іншого боку мають багато спільного.

Проектування мікрочіпів комплексне. Це може бути опис цифрової логіки за допомогою мов опису апаратури (ніхто ж при здоровому глузді не буде малювати схему із мільярдів транзисторів в схемному редакторі). Такий напрямок називається RTL digital design (RTL - Register Transfer Level), або цифровий дизайн на рівні регістрових передач, українською мовою. Інший напрямок - верифікація коректності роботи розробленого RTL дизайну. Діяльність аналогічна до QA в класичному софті, але загалом складніше організована, оскільки через значну вартість виробництва ціна помилки при проектуванні чіпів суттєво вища ніж у випадку софта. Роботи по RTL Design та Verification часто називають Digital Design Frontend. Натомість під Digital Design Backend мають на увазі питання переважно автоматизованого створення топології чіпа (layout design), перевірки на відповідність вимогам фабрики з виробництва, проектування стандартних комірок (standard cells) на базі яких створюється топологія. Нарешті є діяльність пов'язана з тестуванням щойно виготовлених чіпів для виявлення дефектів виробництва, а також корпусуванням мікросхем. За лаштунками цього всього ховається незвіданий світ розробки технологічних процесів і технологічного обладнання для фабрик із виробництва чіпів.

Для знайомства з загальними питаннями проектування чіпів радимо відео, яке робили років 7 тому для абітурієнтів (однак інфа там досі переважно актуальна): https://www.youtube.com/watch?v=VTaD99NnerI

А також відео з описом технологічних операцій виготовлення мікросхем, яке ми переклали українською мовою (відео теж не нове, але більшість технологічних операцій не змінилися з часів створення оригіналу відео, хіба стали складнішими): https://www.youtube.com/watch?v=5di1Ec6n5CQ

На цьому загальна частина все) Пишіть в коментах чи цікавить інформація на цю тему, або якщо є якісь окремі теми з напрямку, про які хотілось би почитати.

Слава Україні!
Продовжую викладати відео по лічильникам. Вчора виклав нове відео по синхронним лічильникам з асинхронним переносом.

Зміст:
00:00 - Вступ
02:02 - Схемотехніка 4-розрядного лічильника на T-тригерах.
06:26 - Часові діаграми роботи без затримок. Розрахунок максимальної затримки.
09:05 - Часові діаграми роботи з урахуванням затримок.
12:22 - Інтегральні лічильники ИЕ6, ИЕ7 або 74xx192, 74xx193.
19:10 - Часові діаграми роботи інтегральних лічильників 74xx192, 74xx193

https://youtu.be/X-Bc3_Al1D0

#ddLab_YouTube

Слава Україні!
Поки нічого нового не буде, бо вигрібаємо бите скло та латаємо вікна після обстрілу Чернігова підорасами.
Тому ось вам маленький, на пару годин, оглядовий курс про Nios V від Intel: https://intel.ly/49Ialrj
Все безкоштовно і дає змогу побачити що таке той Nios V і куди далі бігти.

Найкращий перелік, з того що я бачив. Читайте все повністю.
Свої коментарі викладу тут орекмим постом. Або читайте їх в коментарях публікації.

Лонгрід про джерела для вивчення RTL дизайну цифрової частини мікросхем: https://www.facebook.com/photo/?fbid=1117528702652901&set=a.760507198355055

Слава Україні!
Вчора зробив останню частину відео про лічильники - https://youtu.be/3jvEKznnd08.
Тут говоримо про синхронні лічильники з паралельним або синхронним переносом. Лічильники відрізняються від синхронних лічильників з асинхронним переносом дуже слабо – замість двохвходових логічних елементів на вході дозволу роботи тригера стоять 2-х, 3-х або більше входові логічні елементи. Це дозволяє позбавитись ланцюга з логічних елементів і зразу розраховати сигнал перемикання для конкретного тригера.
Загалом думаю на наступний рік залишити з двох видів лічильників з паралельним переносом тільки останні. Бо великої різниці між такими лічильниками нема і на розуміння того як це працює це впливати на буде, а вільний час можна втратити більш корисно.

Загалом всі відео по лічильникам тепер виглядають так:
3-6-1 Лічильник з асинхронним переносом - https://youtu.be/UbsAX5qcleQ
3-6-2-1 Синхронні лічильники з асинхронним переносом - https://youtu.be/X-Bc3_Al1D0
3-6-2-2 Синхронні лічильники з синхронним переносом - https://youtu.be/3jvEKznnd08
3-6-3. Лічильник Грея - https://youtu.be/NPbfZt16nvE
3-6-4 Кільцьовий лічильник (Ring counter) - https://youtu.be/jAaBxY4t-RQ
3-6-5 Лічильник Джонсона (Johnson Counter) - https://youtu.be/duA5SefUraY
03-7 Лічильники з довільним коефіцієнтом рахування - https://youtu.be/e5UUAnOd4Cc

А тут лежать всі презентації по лічильникам і іншим відео, якщо будуть потрібні: https://drive.google.com/drive/folders/1iAGZlCubtk3cVELTJSeFdmUt-6QowwmM?usp=sharing

Слава Україні!
Трошки політичних ігр з RISC-V.
Аж дуже треба щоб така ініціатива стосувалась і рашки з їх розробками.

Переклад статті https://www.theregister.com/2024/04/24/us_commerce_china_risc_v_investigation/

Міністерство торгівлі США розглядає заклики законодавців ускладнити для Китаю використання архітектури RISC-V.
Наприкінці 2023 року члени Спеціального комітету Палати представників з питань стратегічної конкуренції між США та Китайською Комуністичною Партією висловили занепокоєння, що численні зусилля США ускладнити доступ передових чіпів у Китай підриваються RISC-V. "Хоча переваги відкритої співпраці над RISC-V обіцяють бути значними, її можна реалізувати лише тоді, коли учасники працюють з єдиною метою вдосконалення технології, а не сприяння геополітичним інтересам КНР", - написали представники у листі у листопаді 2023, закликаючи створити "надійну екосистему для відкритої співпраці між США та нашими союзниками при одночасному недопущенні можливості КНР скористатися перевагами цієї роботи".
Це своєрідний шифр для "Заборона продажу чіпів у Китай не спрацює, якщо Пекін зможе будувати власні на основі RISC-V". Тому члени комітету закликали міністра торгівлі США Джину Раймондо розглянути можливі дії щодо RISC-V.
CEO RISC-V International Каліста Редмонд захистила відкриту співпрацю, стверджуючи, що вона сприяє розвитку технологій і призводить до створення дуже корисних речей, як-от USB та Ethernet, а її організація лише публікує стандарти. Але, за повідомленням Reuters у вівторок, Міністерство торгівлі тепер розглядає питання RISC-V. Агенція цитує лист Міністерства, в якому йдеться, що воно "працює над вивченням потенційних ризиків та оцінкою можливих дій у рамках свої повноважень, які могли б ефективно усунути будь-які потенційні проблеми".
Незрозуміло, які дії можуть чи взагалі могли б бути вжиті. Їх потенційна ефективність також викликає сумніви, оскільки американські технологічні обмеження не зупинили імпорт заборонених GPU до Китаю, а різні учасники розробили численні способи обхідних маршрутів для ввезення заборонених технологій до Піднебесної.
В The Register навіть розповідали про контрабандистів, які пакували GPU разом з живими омарами і переправляли все через кордон з Гонконгу до Китаю.
Незалежно від того, що вирішить Міністерство торгівлі, Китай вже просувається вперед з RISC-V. Місцева фірма з розробки чіпів Loongson використала RISC-V для створення процесорів для настільних ПК, які зараз поставляються до китайських шкіл, та процесорів серверного рівня, які Alibaba Cloud планує запустити у виробництво пізніше у 2024 році.

А ось це про лобстерів - https://www.theregister.com/2023/05/03/smulgger_gpus_and_lobsters/

Не зміг пройти повз - бо ми це таки зробили!
Далі буде більше.

Зацініть. В Чернігівській Політехніці зробили дистанційну лабораторію для дослідження DC-DC перетворювачів на реальних приладах. Модифікація схеми і спостереження за сигналами виконуються в браузері! Це грантовий проект з NGI Search.

Демо: https://www.youtube.com/watch?v=NBTFz0Wy_aI

За основу взято фреймворк LabsLand для побудови лаб з віддаленим доступом: https://labsland.com/en Гляньте на сайті LabsLand, там є багато прикладів ремоут лабораторій.

Саме прикольне, що двіжок, на якому зроблені ці віддалені лаби, відкритий: https://labdiscoveryengine.labsland.com/source За посиланням вихідний код веб частини і апартної частини для керування на прикладах DC-DC перетворювачів (Чернігівська Політехніка) і FPGA Vision Remote Lab (Hochschule Bonn-Rhein-Sieg). Маючи бажання схожу ремоут лабу можна підняти в будь-якій школі чи університеті!

Для повноти картини зазначимо, що LabsLand є розвитком проекту WebLab-Deusto (https://weblab.deusto.es/website/labs.html), який теж має відкритий вихідний код: https://github.com/weblabdeusto/weblabdeusto/

В планах Чернігівської Політехніки протягом року створити ще дві лабораторії з віддаленим доступом для вивчення STM32 і FPGA.

Цікаво, чи роблять віддалені лаби в інших універах України. Ми поки не бачили прикладів.