سلام به همگی 👋
امیدوارم حالتون خوب باشه ✨

من تصمیم گرفتم تو این کانال محتوای مفید تو حوزه‌های مخابرات و هوش مصنوعی بذارم 📡🤖

سعی می‌کنم مطالبی بذارم که کمک می‌کنه به پیدا کردن شغل و ارتقای شغلی و یا حتی مهاجرت 🚀🌍

برای همین اگر دوست داشتید می‌تونید مطالب مفیدی که به ذهنتون می‌رسه (مخصوصاً الان جزوه‌هایی که دارید) به من بفرستید تا اینجا بذارم و کمک کنه به رشد همه‌مون 📚🤝

ایدی من:
@A_se981

جزوه مخابرات پیشرفته دکتر الفت 📘📡

به طور کلی برای کار تو حوزه مخابرات سیستم تو ایران، این درس مهم‌ترین درس و پایه‌ای‌ترین اصول رو میگه . حالا جزوه مخابرات پیشرفته دکتر الفت تقریبا تمام چیزی که برای شروع کار نیاز دارید بهش رو در اختیار تون قرار میده 🚀🎓.

مطالعه‌اش کنید خیلی مفیده ✅📚 و اگه سوالی بود می‌تونیم در موردش صحبت کنیم 💬🤝

کد گذار کانال یکی از اصلی‌ترین بلوک‌های فرستنده و گیرنده‌های مخابراتیه 📡📶

تسلط به کدگذاری تقریباً می‌تونه تضمین کنه فرصت‌های شغلی خوبی براتون به وجود بیاد 💼✨

این جزوه هم اصول پایه‌ای رو میگه، اما برای مطالعه بیشتر باید خودتون سرچ کنید و کدگذاری‌هایی مثل کانولوشنال و LDPC رو مسلط باشید 📚🔍

دکتر صباغیان هم تدریس کرده، دکتر LDPC رو اگه جزوه یا منبعی ازش پیدا کنم تو کانال قرار میدم 👨‍🏫📂

جزوه تخمین و آشکار سازی دکتر الفت
دانشگاه تهران

با تشکر از دوست خوبم
@grok
بابت طراحی پروفایل کانال

به نام خدا

سلام وقتتون بخیر

در این سری از ویدئوها قصد داریم وارد جزییات یک فرستنده و گیرنده بشویم.

به این صورت که هدف ما این است که به عنوان مثال مدولاسیون bpsk و pulse shaping را که در gnu radio پیاده سازی شده است را به محیط pycharm برد و کد آن را خودمان بزنیم این کار باعث درک عمیق می شود.

پیشاپیش بابت بیان ضعیف عذرخواهم.

قسمت اول پیاده‌سازی با پایتون

موضوع: تبدیل رشته کاراکتر به دنباله بیت

https://t.me/SDR_two

سلام به همه عزیزان 👋🌟

محتوای این کانال بسیار ارزشمنده و من خودم خیلی نکات خوبی درباره رادیو نرم‌افزاری از شون یاد گرفتم 📡📚

کلا پیاده‌سازی الگوریتم‌ها تو سخت‌افزار روش‌های متنوعی داره ⚙️ یکی از اون روش‌ها رادیو نرم‌افزاری هست یا پیاده‌سازی تو FPGA 🛠️

هر شرکت و مجموعه‌ای بر اساس رویکردی که داره، یکی از روش‌ها رو انتخاب می‌کنه 🏢✅

جزوه درس مخابرات سلولی دکتر صباغیان
دانشگاه تهران

https://t.me/aitelecomeng

📌 حافظه در FPGA
Block RAM‎ vs ‎Distributed RAM‎ + ‎Single/Dual-Port RAM‎

سلام
داشتم روی یه پروژه کار میکردم که توی اون نیاز به نعریف کردن حافظه تو FPGA داشتم واسه همین منابعی که داشتم رو دوباره مطالعه کردم و یه سری نکات بهشون رسیدم:
اگر دارید روی طراحی دیجیتال/پیاده‌سازی روی ‎FPGA‎ کار می‌کنید، یکی از تصمیم‌های مهم اینه که «حافظه رو کجا و چطور بسازیم؟»

────────────────────────
1) مدل پورت‌ها در RAM
✅ ‎Single-Port RAM‎
• یک پورت برای دسترسی
• معمولاً در هر سیکل یا ‎Read‎ یا ‎Write‎ انجام می‌شود (بسته به معماری/تنظیمات)
• مناسب بافرهای ساده، رجیستر فایل کوچک، جدول‌های کم‌حجم

✅ ‎Dual-Port RAM‎
• دو پورت مستقل (گاهی ‎True Dual Port‎ یعنی هر پورت مستقل ‎Read/Write‎)
• عالی برای سناریوهای همزمانی مثل:
– یک پورت نوشتن از سمت ‎ADC/Stream‎
– یک پورت خواندن از سمت پردازشگر/فیلتر
• در ‎FPGA‎‌ها معمولاً با ‎Block RAM‎ خیلی بهینه پیاده می‌شود

📎 سیگنال‌های رایج:
‎Data In‎, ‎Data Out‎, ‎Addr‎, ‎WE‎ (‎Write Enable‎), ‎EN‎, ‎CLK‎

────────────────────────
2) انواع حافظه داخل FPGA
✅ ‎Block RAM (BRAM)‎
• حافظه‌های بلوکی اختصاصی داخل چیپ
• ظرفیت نسبتاً بالا و مصرف منابع منطقی کمتر
• مناسب برای:
– بافرهای بزرگ (‎FIFO‎)
– حافظه‌ی فریم/سمپل
– جدول‌های بزرگ مثل ‎LUT‎های DSP
• مزیت مهم: در زمان‌بندی (‎Timing‎) معمولاً قابل‌اعتمادتر از ساختن حافظه با LUT است

✅ ‎Distributed RAM‎
• از ‎LUT‎ها (و گاهی ‎SRL‎ها) ساخته می‌شود
• مناسب برای حافظه‌های کوچک و پراکنده نزدیک منطق
• کاربردهای رایج:
– ‎Lookup Table‎های کوچک
– صف/بافر کوچک
– رجیستر فایل کوچک با دسترسی نزدیک

💡 قاعده‌ی تجربی:
حافظه‌های کوچک → غالباً ‎Distributed RAM‎
حافظه‌های بزرگ/پرفشار → غالباً ‎BRAM‎

────────────────────────
3) نکات خیلی مهم در پیاده‌سازی روی FPGA
🔸 ‎Read Latency‎:
بیشتر ‎BRAM‎ها «سینک» هستند؛ یعنی خروجی ‎Data Out‎ معمولاً با 1 سیکل تأخیر بعد از آدرس معتبر می‌آید.

🔸 حالت خروجی در نوشتن:
رفتار ‎Read-During-Write‎ می‌تواند یکی از این‌ها باشد:
‎Write-First‎ / ‎Read-First‎ / ‎No-Change‎
(در ‎Xilinx/Intel‎ قابل تنظیم است و روی شبیه‌سازی/دیباگ اثر جدی دارد.)
کد نویسی درست
اگر کد ‎Verilog/VHDL‎ استاندارد بنویسید، ابزار سنتز می‌تواند خودکار حافظه را ‎infer‎ کند و ببرد روی ‎BRAM‎ یا ‎Distributed RAM‎.
(یعنی لازم نیست همیشه دستی ‎IP‎ بسازید.)

🔸 اولویت منابع:
اگر ‎BRAM‎ کم آوردید، ابزار ممکن است حافظه را روی ‎LUT‎ها پیاده کند و ناگهان:
• مصرف ‎LUT‎ بالا برود
• ‎Timing‎ سخت‌تر شود

🔸 انتخاب صحیح عرض/عمق:
گاهی با تغییر «عرض دیتا» و «عمق حافظه»، تعداد ‎BRAM‎ مصرفی نصف می‌شود (Packing بهتر).



#FPGA

@aitelecomeng

سلام به همگی
این جزوه رو دریابید که یکی از درسای ارشد مخابرات سیستمه

این درس درک عمیقی از مبحاث لایه فیزیکی مخابرات سلولی به ما میده و تکنیک هایی مثل OFDM رو تدریس میکنه

لایه فیزیکی مخابرات سلولی این جزوه و لایه های بالاتر شبکه تو ویدئو های درس شبکه سلولی موجوده(همین کانال اپلود شده)

@aitelecomeng

سلام به همگی

امروز بالاخره ویدئو OFDM آماده شد.فکر کنم دوتا ویدئو دیگه هم نیازه تا مباحث مربوط به OFDM تکمیل بشه. البته با توجه به نزدیک بودن نتایج در مورد کالمن فیلتر هم ویدئو خواهیم داشت. میتونید ویدئو اول OFDM رو تو این کانال ببینید
امیدوارم براتون مفید باشه.

https://www.youtube.com/@aitelecomeng

سلام به همگی 👋
امیدوارم حالتون خوب باشه 🙏

چند تا از دوستان تمایل داشتن ویدئو OFDM رو تلگرام هم آپلود کنم، متاسفانه امکانش نیست.
اما اگه دسترسی به یوتیوب براتون سخته، لینک ویدئو رو بدید به یکی از این دوتا ربات 🤖 و با نسخه ترجیحا با کیفیت تو همین تلگرام دانلود کنید 📥

🔗 @syt_robot
🔗 @YouTubeBox_Bot

به امید موفقیت همه رفقا ✨

ورژن یک کد OFDM که تو ویدئو بررسی شد.

@aitelecomeng

سلام به همگی 👋

یه محتوای جالب درباره هوش مصنوعی 🤖 و آینده‌ی اون و ارتباطش با قدرت کشورها 🌍 دیدم. اینکه کدوم کشورها روی چی سرمایه‌گذاری کردن 💰📈.

به نظرم جالب بود، امیدوارم براتون مفید باشه! 🌟

#محتوای_عمومی

@aitelecomeng

https://www.youtube.com/watch?v=D3_1B3i5kl8