#LATCH, #VHDL

❇️ چرا لچ‌ها بد هستند و چگونه از سنتز لچ جلوگیری کنیم.

✅ در الکترونیک دیجیتال لچ عنصری است که برای انجام عملیات نمونه برداری و نگه داری (sample and hold) مقادیر باینری مورد استفاده قرار می‌گیرد، و عملکردی مشابه فلیپ فلاپ یا رجیستر دارد، اما برخلاف فلیپ فلاپ‌ها، که حساس به لبه هستند و با لبه بالا رونده و یا پایین رونده کلاک نمونه برداری می‌کنند، لچ‌ها حساس به سطح هستند.

✅ در حالت کلی لچ‌ها باعث افزایش سربار و ابجاد محدودیت برای ابزار پیاده سازی هنگام مسیریابی درون تراشه می‌شوند.

مطالعه ادامه مطلب »»

@Hexalinx

#VHDL, #CONFIGURATION

✳️ به کمک ساختار Configuration می‌توان محاسبات داخلی و نحوه عملکرد یک ماژول را تغییر داد در حالی که پوسته و ظاهر بیرونی و همینطور اینترفیس‌های آن بدون تغییر باقی می‌ماند.

✅ معمولاً ساختارهایConfiguration به یکی از چهار دلیل زیر، مورد استفاده قرار می‌گیرند:

1️⃣ آزمایش مستقیم: جایگزین کردن ماژول‌هایی که رفتار مشابه دارند

2️⃣ هنگام استفاده از‌ BFM به جای زیر ماژول اصلی: جایگزین کردن اینترفیس زیر ماژول‌هایی که توسعه آن‌ها پایان نیافته

3️⃣ آزمایش رفتارهای غیر معمول: اعمال خطا به یک بخش خاص از طرح برای بررسی شرایط کاری خارج از کنترل

4️⃣ تسریع فرایند شبیه سازی: جایگزین کردن یک کد بزرگ با یک کد خالی

مطالعه متن کامل مقاله »

@Hexalinx