HEXALINX
528 subscribers
147 photos
4 files
74 links
این آغاز ماجراجویی شماست...
آموزش رایگان برنامه نویسی FPGA و ZYNQ و ابزارهای طراحی XILINX

پرسش و پاسخ:
@ask_linx

آدرس سایت:
hexalinx.com

آدرس کانال آپارات:
aparat.com/hexalinx

آدرس اینستاگرام:
insatagram.com/hexalinx_go
Download Telegram
#ChipScope_Pro
#ILA
#Essentials
معرفی ChipScope Pro

شرکت Xilinx برای تسهیل فرایند فراخوانی ILA IP Core در نرم افزار ISE از مجموعه ابزاری به نام ChipScope Pro استفاده می کند، این مجموعه ابزار به طراح اجازه می دهد، بعد از سنتز طرح، یک واحد مانیتورینگ ILA را به نت لیست های سنتز اضافه کند، این کار با استفاده از یک محیط گرافیکی که امکان جستجوی سیگنال ها در آن وجود دارد، انجام می شود. با فراخوانی ChipScope Pro بعد از تعیین پارامترهای مورد نیاز برای نمونه برداری، می توان بسادگی ارتباط میان ILA و کلیه سیگنال ها را برقرار کرد.

در حالت کلی ابزار ChipScope Pro متشکل از دو IP Core یا هسته است که اولی ChipScope Pro Core Inserter و دومی ChipScope Pro Analyzer نام دارد. هسته اول بعد از سنتز و دومی بعد از پیاده سازی روی سخت افزار مورد استفاده قرار می گیرد.

@Hexalinx
#Intermediate
#ChipScope

ابزار ChipScope Pro یک پکیج کامل از قابلیت‌های دیباگ و خطایابی را در قالب چند ابزار کمکی همچون Core Inserter و ChipScope Pro Analyzer و همینطور چند هسته نرم افزاری نظیر ILA ، ICON‌ و VIO در محیط‌های گرافیکی کاربرپسند در اختیار طراح قرار می‌دهد. در حالت کلی استفاده از آن به دو گام نیاز دارد.

❗️در گام اول نوع عملیات دیباگ و سیگنال‌هایی که باید مانیتور شوند مشخص می‌شوند.
❗️در گام دوم با استفاده از ChipScope Pro Analyzer نمایش و آنالیز سیگنال‌ها انجام می‌شود.


در بخش اول این آموزش در مورد ویژگی‌های این ابزار و اهمیت استفاده از آن در دیباگ FPGA توضیحاتی ارائه کردیم.

@Hexalinx
همراهان عزیز هگزالینکس:
برای جستجو در مطالب منتشر در کانال می‌توانید از کلید واژه‌ها یا هشتگ های زیر استفاده کنید. امیدوارم آموزش‌های تخصصی هگزالینکس در این مدت انتظارات شما را برآورده کرده باشد.
دسته بندی بر اساس سطح و پیچیدگی مطالب:
#Basic
#Essentials
#Intermediate
#Advanced

دسته بندی براساس ابزارهای طراحی
#VIVADO_HLS
#SYSGEN
#VITIS
#VIVADO
#ISE
#ISIM
#SDSoC

دسته بندی موضوعی
#FIR
#FILTER
#PETALINUX
#LINUX
#AXI
#AXIVIP
#AXI_Lite
#CDC
#Clock_Domain_Crossing
#FIXED_POINT
#CHIPSCOPE
#TCL
#DDR
#ZYNQ
#IOB
#Barrel_Shifter
#wire_bonding
#Pipelining
#device_tree
#Clock_Gating
#Clock
#Reset
#Fanout
#Digital_Filter
#Static_Timing_Paths
#Clock_skew
#U_BOOT
#SSBL
#BUFGCE
#BUFHCE
#MUX
#DCM
#CMT
#QEMU
#BARE_METAL
#CLB
#LUT
#DISTRIBUTED_RAM
#PYNQ
#HLS
#ILA
#VIO
#STA
@Hexalinx