OpenAI сравнила свой первый кастомный ИИ-чип Jalapeño с системами NVIDIA GB200 и GB300. В собственных тестах InferenceX на GPT-OSS 120B, DeepSeek R1 670B и Kimi K2.5 1T чип показал в 1,5-1,9 раза больше ИИ-производительности на ватт при максимальной пропускной способности и в 1,7-3,6 раза меньшую задержку в генерации ответа.

На интерактивных нагрузках разрыв оказался еще выше: OpenAI заявляет преимущество Jalapeño в 2,1-4,1 раза по производительности. Сам ускоритель рассчитан на 700 Вт, но во время указанных тестов потреблял не более 550 Вт.

OpenAI планирует начать развертывание Jalapeño до конца 2026 года. Второе поколение уже находится в активной разработке, работа над третьим поколением также началось. При этом все приведенные показатели получены во внутренних тестах OpenAI, поэтому сравнение с GB200 и GB300 пока нельзя считать независимым бенчмарком. К тому же очевидно, что на данном этапе развития Jalapeño масштабирование инфраструктуры вокруг этого процессора не идет ни в какое сравнение с NVIDIA NVL.

😅 Канал Serverflow в MAX: Подписаться

NVIDIA анонсировала новый ИИ-модуль Jetson Orin Nano 2 для робототехники и Edge AI. Платформа сохранила архитектуру Ampere, 8-ядерный Arm CPU и 8 ГБ LPDDR5X, но получила до 78 TOPS INT8 при TDP всего 40 Вт. Пропускная способность памяти составляет 120 ГБ/с, а заявленная производительность инференса выросла вдвое относительно предыдущей версии Jetson Orin Nano.

При работе в режиме с теплопакетом 15 Вт NVIDIA заявляет ту же производительность, которую предыдущий Orin Nano обеспечивал при более высоком энергопотреблении, но с экономией до 40%. Решение рассчитано на локальный запуск современных моделей на периферии, включая Qwen 3.5, Gemma 4, Nemotron и Cosmos. Старт продаж в 2027 году.

😅 Канал Serverflow в MAX: Подписаться

На Hot Chips 2026 компания Waymo раскрыла детали о Sensor Fusion Processor — их ASIC-чипе для обработки данных с камер, LiDAR и радаров. Чип производится по техпроцессу TSMC N5, устанавливается в корпус FCBGA и работает с TDP менее 75 Вт. Внутри чипа находятся 64 МБ SRAM, 8 МБ регистровой памяти, LPDDR5X с пропускной способностью 273 ГБ/с, PCIe 5.0 x8 и контроллер 25GbE.

Основная вычислительная часть Waymo carTPU выдает 160 TOPS INT8 и 80 TFLOPS FP16. Архитектура разделена на три направления обработки данных: камеры, радары и объединение данных с разных датчиков. Каждая вычислительная секция содержит 2 RISC-V ядра с векторными расширениями и 2 МБ SRAM. Выполнение заранее компилируется в единый большой вычислительный модуль, поэтому процессор работает без кэшей и ветвлений, а компилятор заранее распределяет вычисления и обмен данными между блоками.

Waymo также встроила в чип значительную часть обработки самих датчиков. Камерный тракт включает прием данных, HDR-обработку, шумоподавление, собственную демозаикизацию и подготовку отдельных участков изображения. Для радаров и лидаров используются отдельные вычислительные блоки, в том числе для обработки точечных облаков и быстрого преобразования Фурье. После этого обработанные данные поступают в систему объединения информации от всех датчиков. По словам Waymo, этот процессор уже используется в автомобилях шестого поколения компании.

😅 Канал Serverflow в MAX: Подписаться

Компания XCENA представила MX1 — устройство на базе протокола CXL 3.2 Type 3, которое одновременно расширяет память сервера и выполняет вычисления рядом с данными. Через 4 канала DDR5 можно добавить до 2 ТБ памяти, подключение идет по PCIe 6.0. Кроме обычной оперативной памяти, MX1 умеет использовать SSD как дополнительное хранилище: часто используемые блоки по 64 КБ автоматически помещаются в DRAM, поэтому система может обращаться к ним через общий адресный интерфейс CXL.

В MX1 установлено более 1000 специализированных RISC-V ядер для обработки данных непосредственно рядом с памятью. Они берут на себя операции, которые обычно выполняются центральным процессором и требуют постоянного перетаскивания больших массивов данных: поиск по векторам, обработку KV-кэша, фильтрацию, сортировку трафика и другие подобные задачи. Встроенные векторные блоки обеспечивают до 3 TFLOPS в FP32/FP16 на операциях скалярного произведения.

В собственных тестах XCENA один MX1 обработал типовые задачи в 4,7 раза быстрее, чем центральный процессор при работе через CXL, и оказался в 18,7 раза эффективнее по энергопотреблению. При обращении к локальной DDR5 преимущество составило 2 раза по скорости и 6,2 раза по энергоэффективности. Массовое производство MX1 XCENA планирует начать к концу 2026 года.

😅 Канал Serverflow в MAX: Подписаться