کنجکاویم زیاد بود رفتم راه حلش رو یافتم :)))

کپ آنالوگ به دیجیتال برای برد پازج
دو کانال 18 بیت 1Msps
دارای رفرنس 2.5 و 3.3 و 5 ولت
تراشه ads8881
طراحی شده توسط مهندس کوروش زارع

معماری PCI Express همانطور که مشاهده می شود 3 قسمت دارد قسمت اول root complex که در حقیقت مستر هست قسمت دوم سوئیچ و قسمت سوم دستگاهها یا endpoint هستند

معماری PCI Express دارای 3 بخش اصلی است
1-Root Complex
switch -2
3- endpoint-

قسمت اول معمولا در پردازنده های اینتل و یا برخی پردازنده های دیگر وجود دارد و یا اینکه معمولا توسط IC جداگانه ASIC پیاده سازی می شود

قسمت دوم هم که معمولا توسط IC جداگانه ASIC پیاده سازی می شود

اما قسمت سوم یعنی device های endpoint که قرار است به سوئیچ یا خود root complex وصل شوند اینها هم توسط ASIC پیاده سازی می شوند و هم خوراک fpga هستند

و با fpga می توان انواع endpoint ها را ساخت و در حقیقت بیشترین کاربرد fpga در معماری pcie برای ساخت خود endpoint ها و دستگاههای متصل شونده به درگاههای pcie است

مطالب زیادی برای ساخت pcie endpoint با کمک fpga وجود دارد مثلا در این مقاله ظاهرا به غیر از endpoint حتی سوئیچ را هم در خود fpga پیاده کرده اند http://read.pudn.com/downloads165/sourceco

با اینکه معمولا فقط endpoint ها را با fpga پیاده سازی می کنند و root complex را به عهده چیپهای مخصوص این کار و یا به عهده پردازنده های قدرتمند x86 گذاشته اند که root complex داخلی دارند

اما تعدادی مقاله وجود دارد که که پیاده سازی خود root complex را در fpga انجام داده اند!!!!!!

یعنی برای برخی soft core ها مثل میکروبلیز یک root complex طراحی کرده اند که می تواند پذیرای endpoint های pcie باشد!!

http://www.fpgadeveloper.com/2016/04/zynq-pci-express-root-complex-design-in-vivado.html

http://www.fpgadeveloper.com/2016/04/microblaze-pci-express-root-complex-design-in-vivado.html

https://www.researchgate.net/publication/261396759_An_FPGA_based_PCIE_root_complex_architecture_for_standalone_SOPCs

https://ieeexplore.ieee.org/document/6546010/

پیاده سازی شبکه عصبی عمیق بر روی ZYNQ 7000 (SoC FPGA)توسط مهندس عماد
پردازش تصویر و تشخیص اشیا با سرعت 70 فریم بر ثانیه
@m_emad73
@Taksuntec

#ترمیم قطعی مسیر
خیلی ساده پایه ی قطعه رو به روی track قطع شده خم میکنیم و بعد لحیم میکنیم

چون اسم آردوینو اومد یاد این افتادم ک امروز دیدمش:
برنامه ای نوشته که واسه آردوینو بشه مثل plc به صورت ladder برنامه نوشت:
http://www.contactandcoil.com/automation/ladder-logic-running-on-an-arduino-uno/

اگه هم واستون سواله که چرا همچین کاری کرده, خودش جواب داده 😄:
Some of you may wonder if I’d fallen off the face of the Earth, but the truth is life just gets busy from time to time. Just for interest’s sake, here’s my latest fun project: an Arduino UNO running ladder logic!

برای طراحی با hls برای پردازش سیگنال کتاب parallel programing for FPGAs خوب هست، الگوریتم های ساده مثل cordic dft fft فیلتر fir ضرب ماتریسی و غیره رو خوب توضیح داده و پیشفرضش هم ویوادو هست. اما کار با نرم افزار یادتون نمیده. فقط کدنویسی و اموزش پردازش سیگنال هست و کار با پراگماها. پایپلاین و موازی سازی و بهینه سازی و پارتیشن بندی ارایه ها و .. رو خوب توضیح داده

معمولا سیستمهای نمایش روی vga و هر نمایشگر دیگه ای نیاز به framebuffer دارند

فقط یک استثنا وجود دارد و اون کنسول بازی آتاری ۲۶۰۰ بود که در آن زمان به علت گران بودن رم از یک تکنیک دیگر برای نمایش تصاویر روی نمایشگر استفاده میکرد

در آن تکنیک هر خط جداگانه ساخته میشد و به تراشه مخصوصی داده میشد که سیگنال آن خط را ایجاد میکرد!!!

پرزنتیشن اونت با موضوع " مدیریت شتاب دهنده های کاستومایز شده FPGA با SDsoc"

ویدیو+ PDF اسلایدها
موضوعات:
SDSoc چیست چرا وکجا؟
مثالهای واقعی و چرا سریعتر است؟
از کجا کار با SDSoc را شروع کنیم؟
design flow ما چیست؟
و پلتفرهای مربوط به آن

https://connect.linaro.org/resources/yvr18/yvr18-303/

@Taksuntec

از JTAG معمولا برای پروگرام کردن میکروکنترلرها و fpga ها و یا دیباگ کردن کدهای اجرایی پروگرام شده روی میکروها و پردازنده ها استفاده می کنیم

اما هدف اصلی از ایجاد jtag اینها نبود! بلکه انگیزه اصلی امکان تست کردن پایه های ورودی و خروجی و سیستمهای داخلی IC ها بود!!

بخصوص در پکیجهای BGA که پایه ها زیر تراشه قرار می گیرند و امکان متصل کردن پروب به آنها وجود ندارد!!

امکانی که jtag به وجود میآورد این بود که تنها از طریق کابل jtag که دارای چهار سیگنال tdi tdo tms tck است و یک برنامه نوشته شده سمت کامپیوتر می توانیم مقدار هر کدام از پایه های تراشه را مقدار دهی کنیم و یا مقدار فعلی آن را بخوانیم!!!

مثلا اگر بخواهیم بفهمیم پایه x به علت لحیم کاری اشتباه به پایه های بغلی اتصال کوتاه شده باشد، کافی است که مقدار آن پایه را یک کنیم و مقادیر پایه های بغلی را بخوانیم اگر آنها هم یک شوند و هنگام صفر شدن x مجددا صفر شوند یعنی به همدیگر متصل شده اند!

همانگونه که مشاهده می شود jtag به غیر از پروگرام کردن و دیباگ کردن امکان boundary scan را نیز فراهم می کند

برای پروگرام کردن fpga ها با jtag معمولا از ابزارهای تولید شده توسط سازندگان آنها استفاده می شود ، البته ابزارهای open source هم موجود هستند

برای boundary scan کردن تراشه ها و fpga ها نیز ابزاهای کمی موجود هستند

مثلا openocd و UrJTAG

مثلا در اینجا با برنامه urjtag و از طریق ft2232 روی برد به تراشه spartan xc6slx9 متصل شدم و یکی از پایه ها را یک کردم بدون نوشتن یک خط vhdl و حتی بدون پروگرام کردن fpga!!
این کار را میتوان برای میکروها و پردازنده و تراشه های مجهز به jtag نیز انجام داد

آموزش طراحى ديجيتال با استفاده از FPGA - فصل 2 - قسمت 1
https://www.aparat.com/v/nHWFD

https://t.me/MicrLab
#FPGA