Итак, после проведения кучи семинаров в университетах России, Украины, Казахстана, Киргизии, Армении, Азербайджана и Мексики - проводим семинар в Калифорнийском политехническом государственном университете в Сан-Луис-Обиспо:
Verilog Meetup at California Polytechnic State University, San Luis Obispo, California on October 25-26
See the location and schedule at the link below. The goals for the Verilog Meetup at Cal Poly SLO:
1. Introduce the basic technologies of digital chip design to a wider audience than EE students. It includes students who are choosing a career path or simply curious about neighboring areas, such as a software student who wants to build an FPGA-based hardware accelerator for his project.
2. Help the graduating students to train themselves for job interviews, particularly in the areas of SystemVerilog and microarchitecture. These areas are key to job success for a front-end RTL designer in an electronic company.
3. Discuss how the current EE and CS curricula can be improved in the area of register transfer level (RTL) microarchitecture, design verification and EDA vendor independence.
https://verilog-meetup.com/2025/10/11/calpoly-slo-plan/
Verilog Meetup at California Polytechnic State University, San Luis Obispo, California on October 25-26
See the location and schedule at the link below. The goals for the Verilog Meetup at Cal Poly SLO:
1. Introduce the basic technologies of digital chip design to a wider audience than EE students. It includes students who are choosing a career path or simply curious about neighboring areas, such as a software student who wants to build an FPGA-based hardware accelerator for his project.
2. Help the graduating students to train themselves for job interviews, particularly in the areas of SystemVerilog and microarchitecture. These areas are key to job success for a front-end RTL designer in an electronic company.
3. Discuss how the current EE and CS curricula can be improved in the area of register transfer level (RTL) microarchitecture, design verification and EDA vendor independence.
https://verilog-meetup.com/2025/10/11/calpoly-slo-plan/
👍9🔥5❤1
Питон - предмет обожания секты питонистов, которые ходят по домам и всем говорят "Как, вы еще не выучили Питон? Он же учится за две недели!"
Допустим, но вот два практически идентичных репозитория (в комментах), которые я только что приготовил как форки от двух других практически идентичных репозиториев. Один для создания чипа на немецкой фабрике IHP (The Leibniz Institute for High Performance Microelectronics), а другой для создания чипа на американской фабрике SkyWater (аналог зеленоградского Микрона для военных).
И вот в одном репозитории на питоне нужно писать:
clock = Clock(dut.clk, 10, units="us")
assert not ((dut.uio_out.value >> 4) & 1);
а в другом:
clock = Clock(dut.clk, 10, unit="us")
assert not dut.uio_out.value [4];
Если во втором написать не "unit", а "units", оно пожалуется:
DeprecationWarning: The 'units' argument has been renamed to 'unit'.
И типы данных поменялись:
unsupported operand type(s) for >>: 'LogicArray' and 'int'
А все почему? У питониcтов все время меняются версии, и в их коммьюнити не принято поддерживать обратную совместимость:
"Просто используй другую версию!", "Просто поставь виртуальные среды!", "Как, ты еще не используешь Докер? С ним это решается элементарно!" - "Ты просто не pythonian!"
Так можно две недели колупаться, после того как за две недели выучить питон.
Один - https://github.com/yuri-panchul/ttihp-verilog-template-for-verilog-meetup
Два - https://github.com/yuri-panchul/ttsky-verilog-template-for-verilog-meetup/
Допустим, но вот два практически идентичных репозитория (в комментах), которые я только что приготовил как форки от двух других практически идентичных репозиториев. Один для создания чипа на немецкой фабрике IHP (The Leibniz Institute for High Performance Microelectronics), а другой для создания чипа на американской фабрике SkyWater (аналог зеленоградского Микрона для военных).
И вот в одном репозитории на питоне нужно писать:
clock = Clock(dut.clk, 10, units="us")
assert not ((dut.uio_out.value >> 4) & 1);
а в другом:
clock = Clock(dut.clk, 10, unit="us")
assert not dut.uio_out.value [4];
Если во втором написать не "unit", а "units", оно пожалуется:
DeprecationWarning: The 'units' argument has been renamed to 'unit'.
И типы данных поменялись:
unsupported operand type(s) for >>: 'LogicArray' and 'int'
А все почему? У питониcтов все время меняются версии, и в их коммьюнити не принято поддерживать обратную совместимость:
"Просто используй другую версию!", "Просто поставь виртуальные среды!", "Как, ты еще не используешь Докер? С ним это решается элементарно!" - "Ты просто не pythonian!"
Так можно две недели колупаться, после того как за две недели выучить питон.
Один - https://github.com/yuri-panchul/ttihp-verilog-template-for-verilog-meetup
Два - https://github.com/yuri-panchul/ttsky-verilog-template-for-verilog-meetup/
GitHub
GitHub - yuri-panchul/ttihp-verilog-template-for-verilog-meetup: Submission template for Tiny Tapeout IHP shuttles - Verilog HDL…
Submission template for Tiny Tapeout IHP shuttles - Verilog HDL Projects - yuri-panchul/ttihp-verilog-template-for-verilog-meetup
🔥24😁10👏9🤔2
Мой старший сын Albert Panchul сегодня полетел в Голливуд на мастер-класс крутого кинооператора, а до этого продолжил снимать свой портфолио. Вот его последняя съемка улиц Сан-Франциско:
https://www.youtube.com/watch?v=Vc1exHjWJxY
https://www.youtube.com/watch?v=Vc1exHjWJxY
YouTube
Cinematic Street Views - San Francisco | EP 2: Lombard, Chestnut, Francisco, Greenwich, Filbert
Cinematic Street Views is a series of episodic videos where I (try) to walk the entire catalogue of streets found in San Francisco, highlighting interesting observations, places, people, and of course the street itself through my progressive cinematic lens.…
🔥20👍9🤔1
Провели мероприятие в Калифорнийском политехническом государственном университете в Сан-Луис-Обиспо. Докладчиками были: ваш покорный слуга Юрий Панчул, два американских инженера проектирующие чип по ускорению ИИ, и китайский студент из Университета Калифорнии в Санта-Барбаре. Идея мероприятия возникла, когда я встретился с выпускником Cal Poly Стенли на конференции самоделкиных OpenSause, и он поведал мне то, что я уже знал из собеседований американских студентов: они изучают в вузе карты Карно, доходят до конечного автомата светофора, отдельно постигают классический 5-стадийный конвейер MIPS (ныне RISC-V), а потом идут на собеседование на работу, и - хоба! - выясняется что их карты Карно никого в индустрии не интересуют, а вопросы идут про сопряжение конвейера обработки данных (не процессорного!) и FIFO, чего они не проходили.
Отчет и все видео - https://verilog-meetup.com/2025/10/29/calpoly-slo-report/
Начало:
A push for better workforce development in EE starts with the Verilog Meetup at Cal Poly
The idea to make a Verilog Meetup event at California Polytechnic State University, San Luis Obispo, started as a discussion between Yuri Panchul, a chip designer, and Stanley To, a CalPoly EE graduate working as an airspace contractor. This happened during an OpenSauce exhibition in the San Francisco Bay Area back in the summer. The discussion was joined by several student activists and the topic was the following:
It is not a secret to anybody in the digital chip design industry that students in many schools are not trained in solving microarchitectural problems with pipelines, FIFOs, credit-based flow control, arbiters etc, which constitute the bulk of work in front-end RTL design in the industrial projects: GPU, networking chips etc.
In a school, students usually have a Verilog class with FPGA labs that goes from gates to FSMs, plus a computer architecture class that presents the only kind of pipeline they know: a traditional 5-stage static pipeline for RISC-V (and MIPS in the past). This is not enough to work productively or even to pass a job interview, because many companies ask candidates questions on data pipelining.
So we decided to make an event to start the process of repairing the education system to better align it with industrial needs. To make the event more complete, we added a lecture on static timing analysis to microarchitecture, since designing a perfect pipeline should go along with measuring how many picoseconds are left in each stage we are building, and balancing the pipeline latency versus the maximum clock frequency.
Since learning digital design without doing is similar to learning to play a flute by watching slides on how to press the flute keys, we added FPGA boards and a path to move the design to a manufactured ASIC to our event.
We also covered Built-In Self-Test (BIST), memory repair with BIRA and BISR, a bit of emulation, and a talk on challenging AI. We tried to make FPGA exercises more fun by generating graphics on LCD screens. Then we also planned work work with music, but ran out of time.
Дальше - см. ссылку выше
Отчет и все видео - https://verilog-meetup.com/2025/10/29/calpoly-slo-report/
Начало:
A push for better workforce development in EE starts with the Verilog Meetup at Cal Poly
The idea to make a Verilog Meetup event at California Polytechnic State University, San Luis Obispo, started as a discussion between Yuri Panchul, a chip designer, and Stanley To, a CalPoly EE graduate working as an airspace contractor. This happened during an OpenSauce exhibition in the San Francisco Bay Area back in the summer. The discussion was joined by several student activists and the topic was the following:
It is not a secret to anybody in the digital chip design industry that students in many schools are not trained in solving microarchitectural problems with pipelines, FIFOs, credit-based flow control, arbiters etc, which constitute the bulk of work in front-end RTL design in the industrial projects: GPU, networking chips etc.
In a school, students usually have a Verilog class with FPGA labs that goes from gates to FSMs, plus a computer architecture class that presents the only kind of pipeline they know: a traditional 5-stage static pipeline for RISC-V (and MIPS in the past). This is not enough to work productively or even to pass a job interview, because many companies ask candidates questions on data pipelining.
So we decided to make an event to start the process of repairing the education system to better align it with industrial needs. To make the event more complete, we added a lecture on static timing analysis to microarchitecture, since designing a perfect pipeline should go along with measuring how many picoseconds are left in each stage we are building, and balancing the pipeline latency versus the maximum clock frequency.
Since learning digital design without doing is similar to learning to play a flute by watching slides on how to press the flute keys, we added FPGA boards and a path to move the design to a manufactured ASIC to our event.
We also covered Built-In Self-Test (BIST), memory repair with BIRA and BISR, a bit of emulation, and a talk on challenging AI. We tried to make FPGA exercises more fun by generating graphics on LCD screens. Then we also planned work work with music, but ran out of time.
Дальше - см. ссылку выше
👍18🤔2
Прошу критиковать! Сделал новое видео по фундаментальному паятельному движению при пайке гребенки используя rosin core solder wire (то есть флюс не нужен):
1. Нагреть соединение с одной стороны.
2. Поднести проволоку с припоем с другой стороны.
3. Дать проволоке расплавиться и стечь.
4. Убрать проволоку.
5. Убрать паяльник.
Все должно занять 3 секунды и делаться при температуре 300-330 С или 570-630 F. На месте пайки должен образоваться конус и ни в коем случае не пузырек.
https://youtube.com/shorts/Za0EDinAUCQ?feature=share
https://verilog-meetup.com/2025/11/08/an-update-on-soldering-recommendations/
Вся заметка -
1. Нагреть соединение с одной стороны.
2. Поднести проволоку с припоем с другой стороны.
3. Дать проволоке расплавиться и стечь.
4. Убрать проволоку.
5. Убрать паяльник.
Все должно занять 3 секунды и делаться при температуре 300-330 С или 570-630 F. На месте пайки должен образоваться конус и ни в коем случае не пузырек.
https://youtube.com/shorts/Za0EDinAUCQ?feature=share
https://verilog-meetup.com/2025/11/08/an-update-on-soldering-recommendations/
Вся заметка -
YouTube
Soldering a pin
1. Heat the joint from one side.2. Add the solder wire from the opposite side.3. Let the wire melt.4. Remove the wire.5. Remove the iron.More details on http...
👍19😁4
Что делать если вас попросили посмотреть на чей-нибудь AI тул, который генерит верилог? Самое главное - не дать возможность ИИ-стартаперу показать вам слайды и убежать. Потому что он тогда сделает отчет своему инвестору "наш тул получил заслуженную оценку и апплодисмены переходящие в овации от экспертов такой-то компании, поэтому давайте нам еще зиллион долларов инвестиций для следущего раунда".
Нет, на предложение посмотреть на слайды нужно сразу сказать "просто не буду", как и на предложение посмотреть его демо, где он гениально генерит мультиплексоры из учебника, а также пристраивает к однотактному процессору то, что он называет AXI IP, хотя там простой конечный автомат, который игнорирует конвейерную и out-of-order природу AXI, ну это как показывать трехколесный детский велосипедик как демо для автомобиля Формулы-1. В этот месте стартапер начинает говорить быстро и листать код, чтобы тот, кто прервет его возгласом "это не AXI, а закамуфлированный APB" - выглядел невежливым.
Стартаперу нужно разумеется сразу дать задачку, причем сформулировать ее так, чтобы у него не было возможности заменить ее на другую. Но даже тут стартаперы творят наглости, присущие всем LLM. Например вместо текста ответа присылают видео(!) на час(!), где на 45-й минуте на экране за секунду проскальзывает "FAILED" на вашу задачку, а все остальное время видео он показывает те самые тривиальные мультиплексоры, которые он нашел в вашей репозитории, хотя вы ему совершенно четко написали, что вас не интересует как этот тул генерит мультиплексоры и простые FSM, а интересует решение конвейерных микроархитектурных задач. После чего он пишет отчет инвестору "мы решили 37 из 42 труднейших задач оттуда-то", хотя я в явной форме предложил решить только задачу номер 38 которую тул не решил.
В последнее время стартаперы нашли противоядие против задачек. Они честно, глядя в глаза, говорят что никакого прототипа у них нет, но оно должно работать, потому что AI уже умеет питон и диагностировать рак, значит должен научиться и верилог (вариант: уже умеет Scala, значит должен и Chisel). А мешает плохому танцору только то, что индустрия сделала весь код проприетарным и им не на чем учиться. Поэтому давайте пойдем посмотрим на слайдики, а если вы что-то спросите, мы ответим, что это есть в нашей roadmap. А потом напишем инвестору что мы нашли партнера и нужно слать следущие деньги.
Но не надо отчаиваться! Помимо стартаперов есть еще разные аспиранты, которые присылают вывод своих тулов на посмотреть. Это что-то невероятное по глупости. Некоторые виды глупости настолько глупы, что просто не пришли бы мне в голову. Написание (бесполезного) теста с помощью свободной рандомизации всех сигналов в AXI; проверка что после ресета данные равны 'x. Присваивание значений к типам (а не переменным). Ожидание что после записи в память это значение будет там вечно, несмотря на перезаписи. Проверка что ID прочитанных данных будут всегда в порядке ID адресов, хотя зачем тогда ID. Итд.
Тут нужно тоном коварного змия предложить устроить публичный разбор этого для обучения молодежи. Если аспирант согласится, то превратить это в выступление пародиста Александра Иванова на Вечере смеха в студии Останкино (если вы из поколения, которое застало язык фортран, то вы знаете о чем я говорю).
Нет, на предложение посмотреть на слайды нужно сразу сказать "просто не буду", как и на предложение посмотреть его демо, где он гениально генерит мультиплексоры из учебника, а также пристраивает к однотактному процессору то, что он называет AXI IP, хотя там простой конечный автомат, который игнорирует конвейерную и out-of-order природу AXI, ну это как показывать трехколесный детский велосипедик как демо для автомобиля Формулы-1. В этот месте стартапер начинает говорить быстро и листать код, чтобы тот, кто прервет его возгласом "это не AXI, а закамуфлированный APB" - выглядел невежливым.
Стартаперу нужно разумеется сразу дать задачку, причем сформулировать ее так, чтобы у него не было возможности заменить ее на другую. Но даже тут стартаперы творят наглости, присущие всем LLM. Например вместо текста ответа присылают видео(!) на час(!), где на 45-й минуте на экране за секунду проскальзывает "FAILED" на вашу задачку, а все остальное время видео он показывает те самые тривиальные мультиплексоры, которые он нашел в вашей репозитории, хотя вы ему совершенно четко написали, что вас не интересует как этот тул генерит мультиплексоры и простые FSM, а интересует решение конвейерных микроархитектурных задач. После чего он пишет отчет инвестору "мы решили 37 из 42 труднейших задач оттуда-то", хотя я в явной форме предложил решить только задачу номер 38 которую тул не решил.
В последнее время стартаперы нашли противоядие против задачек. Они честно, глядя в глаза, говорят что никакого прототипа у них нет, но оно должно работать, потому что AI уже умеет питон и диагностировать рак, значит должен научиться и верилог (вариант: уже умеет Scala, значит должен и Chisel). А мешает плохому танцору только то, что индустрия сделала весь код проприетарным и им не на чем учиться. Поэтому давайте пойдем посмотрим на слайдики, а если вы что-то спросите, мы ответим, что это есть в нашей roadmap. А потом напишем инвестору что мы нашли партнера и нужно слать следущие деньги.
Но не надо отчаиваться! Помимо стартаперов есть еще разные аспиранты, которые присылают вывод своих тулов на посмотреть. Это что-то невероятное по глупости. Некоторые виды глупости настолько глупы, что просто не пришли бы мне в голову. Написание (бесполезного) теста с помощью свободной рандомизации всех сигналов в AXI; проверка что после ресета данные равны 'x. Присваивание значений к типам (а не переменным). Ожидание что после записи в память это значение будет там вечно, несмотря на перезаписи. Проверка что ID прочитанных данных будут всегда в порядке ID адресов, хотя зачем тогда ID. Итд.
Тут нужно тоном коварного змия предложить устроить публичный разбор этого для обучения молодежи. Если аспирант согласится, то превратить это в выступление пародиста Александра Иванова на Вечере смеха в студии Останкино (если вы из поколения, которое застало язык фортран, то вы знаете о чем я говорю).
👍31❤12😁6🔥2😱1
Я целую неделю отлаживал свой блок GPU, в котором с мая месяца сделал новый подблок, которого не было у AMD, у которого Самсунг лицензировал технологию RDNA. Моим единственным желанием на Новый Год было чтобы прошел тест. Так как баг проявлялся только на подсистеме, тест которой шел 6 часов в софтвере и 8 часов на эмуляторе, после каждого изменения нужно было ждать это время. И вот я проснулся 1 января и тест прошел. Это значит, что с высокой вероятностью этот новый подблок моего дизайна войдет в телефоны Самсунг 2028 года. Все, сегодня можно не работать, а идти в лес или редактировать статью, которую у меня приняли на крутую конференцию. С Новым Годом!
👏40🔥38👍19😁1
Издевательство над людьми и стукачество - это две черты вида Homo sapiens, которые каким-то образом помогали выживать в африканской саванне десятки тысяч лет назад. Переход к развитой цивилизации частично купировал эти черты, особенно в обществах, в которых ценится экономическая эффективность и то, что американцы называют integrity, что включает стремление не выдавать желаемое за действительное. Но не Украине.
На Украине еще в советское время издевались над детьми с помощи тренировок в форме "Праздника песни и строя", а также стучали на всякие идеологические темы, типа "а вот Панчул сказал, что Ленин хвастался о том, какие хорошие оценки получил", или "а вот Панчул говорил, что в Америке программисты ездят на собственных автомобилях, а в Киеве на троллейбусах".
Короче, издевательство и стукачество на Украине сохранилось, но в новой форме - теперь от родителей требуют стучать на учителей, что они разговаривают с ними на русском языке, в том числе в личных беседах. То есть два русскоязычных человека должны в закрытой комнате прикидываться что они не русскоязычные, под угрозой выгона из профессии. Ну ОК, посмотрим чем это закончится.
https://panchul.livejournal.com/635647.html
На Украине еще в советское время издевались над детьми с помощи тренировок в форме "Праздника песни и строя", а также стучали на всякие идеологические темы, типа "а вот Панчул сказал, что Ленин хвастался о том, какие хорошие оценки получил", или "а вот Панчул говорил, что в Америке программисты ездят на собственных автомобилях, а в Киеве на троллейбусах".
Короче, издевательство и стукачество на Украине сохранилось, но в новой форме - теперь от родителей требуют стучать на учителей, что они разговаривают с ними на русском языке, в том числе в личных беседах. То есть два русскоязычных человека должны в закрытой комнате прикидываться что они не русскоязычные, под угрозой выгона из профессии. Ну ОК, посмотрим чем это закончится.
https://panchul.livejournal.com/635647.html
Livejournal
Цивилизация не смогла купировать издевательство и стукачество на Украине
Издевательство над людьми и стукачество - это две черты вида Homo sapiens, которые каким-то образом помогали выживать в африканской саванне десятки тысяч лет назад. Переход к развитой цивилизации частично купировал эти черты, особенно в обществах, в которых…
🔥19👍10😱6😁2🤔1
Это наверное банальная мысль и ее наверное уже обсуждали. Но то что у части только что подросших девочек имеется тяга к авантюрам со старыми обезьянами из вождей своего племени (или с мошенниками которые убедительно преподносят себя как вождей) - это возникло не вчера, это было еще в африканской саванне сто тысяч лет назад, и это называется "гипергамия". Она может быть в разных формах: главный оборванец среди хиппи в коммуне в пустыне Мохаве и пузатый инвестмент-банкер с Волл-Стрит - это по сути один и тот же персонаж.
Собственный инстинкт и собственный выбор сажал девочек на самолет на остров Эпштейна. Или они думали что там их будут ждать сверстники, которые будут им носить портфели во время прогулки по набережной? Да они называют сверстников "маленькими" и используют их для написания шпаргалок по химии. Или может они думали что Эпштейн и Максвелл будут их готовить геометрическими задачками к международной олимпиаде по математике?
Ах, увольте. На самом деле трагедия этих девочек - это трагедия не их (они не воспринимают это как трагедию), а их родителей, хотя и не всех. Родители хотели бы чтобы девочка сделала нуклеарную семью и передала их генофонд в будущее через внуков. А вместо этого старый британский принц или Билл Гейтс с триппером использует их дочь как приспособление для онанизма.
С другой стороны многие люди не становились бы британскими принцами и Биллами Гейтсами если бы у их не было возможности получить привилегию такого доступа к дочерям широких масс. И это тоже часть поведения вида Хомо сапиенса.
Собственный инстинкт и собственный выбор сажал девочек на самолет на остров Эпштейна. Или они думали что там их будут ждать сверстники, которые будут им носить портфели во время прогулки по набережной? Да они называют сверстников "маленькими" и используют их для написания шпаргалок по химии. Или может они думали что Эпштейн и Максвелл будут их готовить геометрическими задачками к международной олимпиаде по математике?
Ах, увольте. На самом деле трагедия этих девочек - это трагедия не их (они не воспринимают это как трагедию), а их родителей, хотя и не всех. Родители хотели бы чтобы девочка сделала нуклеарную семью и передала их генофонд в будущее через внуков. А вместо этого старый британский принц или Билл Гейтс с триппером использует их дочь как приспособление для онанизма.
С другой стороны многие люди не становились бы британскими принцами и Биллами Гейтсами если бы у их не было возможности получить привилегию такого доступа к дочерям широких масс. И это тоже часть поведения вида Хомо сапиенса.
👍12😁5👏4❤3👎3🤔2