Снижение паяемости печатных плат

При монтаже плат качество пайки напрямую зависит не только от припоя и оборудования, но и от того, как были изготовлены и хранились платы. Независимо от типа покрытия (HASL, ENIG, OSP и др.) есть несколько ключевых факторов, которые влияют на паяемость:

— Возраст покрытия
Со временем паяемость ухудшается. Даже идеальные условия не спасут слишком старые платы.
Рекомендация: не хранить платы дольше оговоренного времени и планировать техпроцесс так, чтобы они попадали на монтаж максимально свежими.

—️ Условия хранения
Влажность и температура ускоряют снижение паяемости.
Рекомендация: придерживаться температуры ≤25°C, влажности ≤60%. Это правило важно соблюдать как производителям, так и заказчикам.

— Качество отмывки после нанесения покрытия
Наличие посторонних веществ после нанесения покрытия ускоряет окисление и снижает паяемость.
Рекомендация: платы должны быть чистыми по стандартам IPC. Нет необходимости повторно их мыть перед монтажом. Сушка при высокой температуре особенно критична для плат с органическим покрытием (OSP).

Даже идеальные компоненты и припой не гарантируют качественную пайку, если платы хранятся неправильно или имеют дефекты после производства. Контроль возраста, условий хранения и чистоты поверхности — вот ключ к стабильной паяемости и надежному монтажу.

Растения помогают добывать литий

Российские учёные из Губкинского университета предложили нетривиальный и перспективный способ получения лития — из пластовых вод нефтегазовых месторождений с помощью растений.

Литий — ключевой элемент для аккумуляторов, электромобилей и систем хранения энергии. Спрос на него растёт, но традиционные методы добычи связаны с высокими затратами и экологическими рисками: металл извлекают из руд или солончаков, требующих больших объёмов воды и энергии.

Исследователи обратили внимание на пластовые воды — подземные минеральные жидкости, которые поднимаются на поверхность вместе с нефтью и газом. Обычно их просто закачивают обратно в пласт или утилизируют, однако анализ показал, что они содержат следовые количества лития.

В лабораторных экспериментах растения рапса выращивали на смесях пластовых вод и стандартного питательного раствора. Со временем растения накопили литий в стеблях и листьях, что подтвердило возможность его биологического извлечения. Такой метод может стать экологичной альтернативой традиционным способам добычи.

Авторы отмечают, что использование пластовых вод и растительной биомассы открывает путь к ресурсосберегающему циклу: вместо бурения новых месторождений можно задействовать уже существующую инфраструктуру нефтегазовой отрасли, снижая издержки и нагрузку на окружающую среду.

Таким образом, разработка метода извлечения лития из пластовых вод может стать важным шагом к укреплению технологического суверенитета России. Использование уже существующих побочных ресурсов делает технологию потенциально экономичной и экологически устойчивой, а при успешной коммерциализации она способна стать основой для развития отечественной индустрии аккумуляторов и энергетических решений нового поколения.

15–16 октября в Москве прошла конференция «Global Technology — GT 2025», организованная нами.

Мы благодарим всех участников за активное участие, обмен опытом и ценные дискуссии.
Полный отчёт с темами докладов, выводами и отзывами участников доступен здесь: Отчёт GT 2025

Если нашли себя на фото — ставьте лайк!

Металлические листы тоньше волоса

Учёные из Китая сумели превратить обычные металлы — висмут, олово, индий и другие — в такие тонкие листы, что они уступают толщиной человеческому волосу в сотни тысяч раз.

Чтобы добиться этого, они применили довольно непростую в своей основе «механическую» технику: сжатие и обработка под высоким давлением. Получаются «2D-металлы» — структуры в один или два атома толщиной.

Что с ними такого особенного? Во-первых, стабильность: уже получены листы размеров более 100 микрометров, устойчивые в воздухе. Во-вторых, электрические свойства: у тонких листов, особенно у одноатомного висмута, проводимость на порядок выше, чем у тех же материалов в обычной форме.

Это открывает двери для новых устройств: сверхтонких транзисторов, ультранизкопотребляющей электроники, чувствительных сенсоров.

Но пока что остаётся много вопросов. Как интегрировать такие листы в реальные чипы? Как добиться стабильности и масштабируемости производства? Затраты могут быть высоки.

Тем не менее, направление выглядит многообещающе. Если оно перерастёт из лаборатории в производство, мы станем свидетелями новой эры электронных материалов.

«Глобал Инжиниринг» на «Электроника России 2025»

25–27 ноября в Москве пройдёт выставка-форум «Электроника России» — ключевое событие отрасли.

Компания «Глобал Инжиниринг» представит на стенде E311 современное оборудование, которое делает производство точнее, стабильнее и эффективнее.

На стенде вы сможете:
— Разобраться в технологических процессах и подобрать оборудование под свои задачи;
— Увидеть, как оборудование компании «Глобал Инжиниринг» решает задачи монтажа, контроля качества и многие другие;
— Оптимизировать процесс производства и повысить эффективность.

📍 Когда: 25–27 ноября 2025
📍 Где: Москва, МВЦ «Крокус Экспо», павильон 2, зал 11
📍 Стенд: E311

Нажмите на кнопку, чтобы получить бесплатный билет по промокоду global

До встречи на выставке!

Розыгрыш от «Глобал Инжиниринг»

Разыгрываем фирменную термокружку «Глобал Инжиниринг» для тех, кто знает, что стабильность температуры важна и в технологических процессах, и в кофе.

Как участвовать:
1️⃣ Подпишитесь на наш телеграм-канал
2️⃣ Нажмите кнопку «Участвовать» под этим постом
3️⃣ Ждите результаты розыгрыша 8 декабря — победителя определим случайным образом

А ещё заглядывайте к нам на стенд на выставке «Электроника Россия 2025», вас будут ждать гарантированные подарки!

📍 Когда: 25–27 ноября 2025
📍 Где: Москва, «МВЦ „Крокус Экспо“», павильон 2, зал 11
📍 Стенд: E311

Удачи!

Организационные и технологические тонкости монтажа сложных плат

Когда производство переходит от типовых односторонних плат к высокоплотным модулям, привычные процессы начинают вести себя иначе. То, что в обычной сборке выглядит как мелкая неточность, в сложной конструкции становится причиной смещений, мостов, коробления и трудноуловимых дефектов. И тут уже важно не только оборудование, но и то, как выстроены десятки технологических и организационных шагов.

Например, в трафаретной печати любая ошибка в выборе толщины трафарета или форме апертур становится критичной, когда на плате рядом стоят компоненты с разной тепловой массой. Паста для корпуса 01005 и для крупного QFN ведёт себя по-разному, а если посадочные места не согласованы с IPC-7351, то точность монтажа падает ещё до того, как плата попадёт в печь.

Дальше стоит вопрос теплового поведения. В многослойных конструкциях прогрев никогда не бывает равномерным: встроенные теплоотводы, массивные медные плоскости, разная металлизация слоёв. Если профиль нагрева выбран усреднённо, то одна часть платы перегревается, другая — едва достигает температуры активации флюса. В результате появляются коробление, неравномерное смачивание, проблемы с пайкой BGA и QFN-корпусов. Отсюда и необходимость контролировать градиент нагрева, а для критичных участков замедлять подъём температуры до 1–1,5 °C/сек.

Контроль тоже усложняется. На простой плате AOI ловит почти всё, а вот на сборке с большим количеством скрытых выводов требуются комбинированные методы: дополнение SPI для оценки качества печати, рентгеновский контроль для шаров BGA, а иногда и корректировка алгоритмов инспекции под конкретные компоненты.

Однако чаще всего проблемы начинаются ещё раньше — в организации. Несогласованные маршрутные карты, ручные исправления перед пайкой, доработка посадочных мест без внесения изменений в документацию, отсутствие данных о партиях компонентов — всё это ломает повторяемость процесса. На сложных платах такие мелочи проявляются в виде нестабильных дефектов, которые трудно диагностировать и ещё сложнее устранить.

И, наконец, корпуса. BGA, LGA, CSP требуют своей логики: от правильной трассировки выводов под BGA до компенсации дефектов типа «голова на подушке», которые возникают при нарушении контакта между шариком припоя и площадкой во время оплавления. Если этим пренебречь, никакое оборудование не вытащит сборку.

Так что монтаж сложных плат — это множество мелких взаимосвязанных факторов: тепловая динамика, подготовка трафарета, режимы печи, дисциплина производства, особенности корпусов и материалов. И чем сложнее проект, тем важнее становится системный, технологически грамотный подход.

Если у вас есть вопросы по настройке процессов или выбору решений, звоните или пишите. Специалисты Глобал Инжиниринг помогут разобраться.

📍Высоковольтный проезд, 1/49, офис 303, Москва
📍Набережная Чёрной речки, 47/2,
БЦ «Прогресс Сити», офис 516, Санкт-Петербург
info@global-smt.ru
+7 (495) 980-08-19
🌍www.global-smt.ru

Розыгрыш завершен
Поздравляем победителя @EEEFFF, вы выиграли фирменную термокружку «Глобал Инжиниринг».
Мы напишем в личные сообщения, чтобы договориться о доставке.

Те, кому не повезло, не расстраивайтесь, впереди еще розыгрыши и новые шансы выиграть

Расцвет гетерогенной интеграции и чиплет-архитектур

В современной микроэлектронике усиливается тренд на гетерогенную интеграцию, когда несколько специализированных кристаллов объединяются в одном корпусе. Индустрия смещает фокус с увеличения разрешения литографии на архитектуру упаковки, что существенно меняет технологический ландшафт и требования к производственным процессам.

Согласно данным Productronica, наиболее востребованы следующие подходы к упаковке: интеграция 2.5D на интерпозерах, трёхмерная упаковка с вертикальными соединениями, системы-в-корпусе (System-in-Package, SiP) и гибридные многофункциональные модули. Такие решения позволяют совмещать память, логические ядра, радиочастотные модули и силовые элементы в одном компактном корпусе.

Исследования Semiconductor Review показывают, что инженеры применяют тонкоплёночные интерпозеры, высокоплотные межкристальные соединения и сложные гибридные крепления кристаллов, что обеспечивает надёжную работу в системах искусственного интеллекта, высокопроизводительных вычислений, телекоммуникационного оборудования и автомобильной электроники.

По данным Business Wire, ключевые участники цепочки поставок — производители на заказ (OSAT), интегрированные производители (IDM) и фабрики — активно наращивают мощности для поддержки таких модульных решений. Индустрия постепенно отходит от монолитных систем на кристалле (SoC) к модульным архитектурам с высокой технологической гибкостью, где каждый кристалл может иметь оптимизированные параметры упаковки и соединений.

Гетерогенная интеграция предъявляет новые требования к производству и контролю:
— Тепловое управление: распределение тепловых потоков в трёхмерных модулях значительно сложнее, что требует симуляций тепловых профилей и точного проектирования тепловых полигонов;
— Микросборка: критична точность выравнивания кристаллов и соответствие толщины межкристальных соединений;
— Инспекция: традиционный оптический контроль недостаточен, необходим рентгеновский контроль для проверки скрытых соединений;
— Монтаж и межсоединения: используются современные подходы к гибридному соединению, шариковым и микро-шариковым соединениям, обеспечивающим высокую плотность и надёжность соединений.

Для компаний, работающих с производством электронной продукции, этот тренд открывает новые возможности. Участие в проектах по чиплетам и передовой упаковке позволяет освоить современные архитектуры, повысить технологическую компетенцию и укрепить позиции на рынке высокотехнологичной электроники.

Повышение надежности соединений с помощью пайки в вакууме

Одной из ключевых проблем современной пайки остаётся нестабильность формирования межсоединений: пустоты в припое, окисление контактных поверхностей, термические напряжения и деформация многослойных плат. По данным исследований SMTAI и технических отчётов Indium Corporation и Heller Industries, вакуумная пайка является наиболее эффективным способом снижения дефектности при монтажe высокоплотных и теплонагруженных модулей.

Основной механизм улучшения качества — удаление газовых включений из расплава припоя при снижении давления до 10⁻²–10⁻³ мбар. При таких значениях остаточная концентрация кислорода стремится к нулю, что предотвращает образование оксидных плёнок на контактных площадках и выводах компонентов. Это улучшает смачивание припоя и снижает риск формирования микропустот, особенно под корпусами BGA, QFN и мощными компонентами с массивными тепловыми площадками.

Тепловой профиль нагрева при пайке в вакууме также подлежит тонкой регулировке. Научные испытания показывают, что градиент нагрева более 1–2 °C/сек в зонах с высокой тепловой массой приводит к росту внутренних напряжений, что вызывает коробление многослойных конструкций, смещение корпусов и нарушение геометрии шаров BGA. Поэтому для массивных компонентов, медных полигонов и встроенных теплоотводов используется замедленный подъём температуры и удлинённая стадия выдержки перед пиковой зоной.

Равномерность прогрева — ещё одно преимущество вакуумной технологии. В условиях пониженного давления теплоперенос становится более однородным, что важно для крупных SMD-корпусов и многокристальных модулей: снижает разницу температур между внутренними и внешними зонами платы, уменьшает вероятность неполного смачивания и снижает долю дефектов типа «холодного» соединения.

Ключевую роль играет и контролируемое охлаждение. Замедленный спад температуры уменьшает межслойные сдвиги в плате и предотвращает образование внутренних напряжений в припойных соединениях, повышая надёжность модулей при циклическом нагреве.

Для плат с высокой плотностью монтажа оптимальным считается сочетание:
— медленного нагрева для минимизации градиентов;
— короткого температурного пика 245–250 °C для достижения стабильного расплава бессвинцового припоя;
— равномерного вакуума, обеспечивающего удаление газовых включений в критический момент формирования соединения.

Результатом является значительное снижение доли пустот (до 80–95 % по данным SMTAI), улучшение механической прочности припоя, повышение долговечности узлов и повторяемость технологического процесса без необходимости дополнительных инспекций и переделок.

Если у вас есть вопросы по настройке профиля пайки, особенностям вакуумного процесса или работе с конкретными корпусами, напишите их в комментариях. Специалисты «Глобал Инжиниринг» помогут разобраться.

📍Высоковольтный проезд, 1/49, офис 303, Москва
📍Набережная Чёрной речки, 47/2,
БЦ «Прогресс Сити», офис 516, Санкт-Петербург
info@global-smt.ru
+7 (495) 980-08-19
🌍www.global-smt.ru

Байесовская оптимизация для проектирования надёжных паяных соединений

В современных электронных модулях надежность паяных соединений, среди прочего, определяется их поведением при термомеханических воздействиях, где доминирующий вклад в деградацию вносят нелинейная ползучесть припоя и накопление необратимых деформаций. Традиционно оптимизация таких соединений проводится многократным моделированием методом конечных элементов, что требует значительных вычислительных ресурсов и составления многофакторной матрицы геометрических размеров и параметров материалов, формирующих паяное соединение и сам модуль.

В исследовании Adaptive Bayesian Data-Driven Design of Reliable Solder Joints 2025 года предложен альтернативный подход, использующий адаптивную байесовскую оптимизацию. Она использует вероятностные модели и экспериментальные данные о деформации при термоциклировании, что позволяет получать оптимальные конструкционные решения при существенно меньших вычислительных затратах.

Ключевой элемент работы — применение уточняемой модели нелинейной ползучести припоя. Параметры ползучести уточняются последовательно по мере получения новых данных, а надежность оценивается через эквивалентную неупругую деформацию, возникающую после каждого теплового цикла воздействий. На основе этих данных формируется гауссовский процесс, который аппроксимирует поведение соединения в различных условиях. Это позволяет сократить число МКЭ-симуляций в 5–8 раз в сравнении с традиционным многофакторным перебором.

Метод применяется для оптимизации соединений компонентов BGA-типа, где критически важными параметрами являются радиус шарика припоя, форма контактной площадки, толщина металлизации и характеристики подложки. Байесовский алгоритм позволяет выявить конфигурации, минимизирующие неупругую деформацию после термоциклов, определить диапазоны соотношения размеров, наименее чувствительные к тепловым нагрузкам, а также получить оптимальные решения для условий неравномерного нагрева.

Результаты исследования демонстрируют, что предложенный подход снижает вычислительные затраты при моделировании на 40–60%, повышает точность прогноза долговечности соединений при сложных тепловых профилях и улучшает надёжность конструкций за счёт более точного выбора геометрии контактных площадок и материалов. Авторы подчёркивают, что вероятностное моделирование вкупе с адаптивной оптимизацией может стать основой для интеллектуального проектирования паяных соединений, особенно в условиях применения бессвинцовых припоев и высокоплотного монтажа.

Для разработчиков аппаратуры это позволит ускорить проектирование модулей, уменьшить количество натурных испытаний и длительность числового моделирования, а также заранее оценивать ресурс узлов на этапе проектирования. Такие методы позволяют получать более стабильные, предсказуемые и надежные паяные соединения без увеличения стоимости разработки, что делает байесовскую оптимизацию перспективным инструментом для компаний, работающих над созданием высоконадежной электроники.

Проблемы проектирования печатных плат

Одна из ключевых проблем в разработке печатных плат — разрыв между проектом и возможностями сборочного оборудования. То, что выглядит корректно в CAD-системе, не всегда можно реализовать на производственной линии без дефектов.

Например:
— трассировка с минимальными зазорами не учитывает реальные возможности трафаретной печати — при толщине трафарета 0,12 мм и апертуре менее 0,25 мм паяльная паста может не перенестись полностью;
— расположение BGA-компонентов без технологических отступов осложняет оптический контроль и увеличивает риск мостов при оплавлении;
— несогласованная толщина медных слоёв приводит к неравномерности термораспределения и деформации платы при пайке;
— отсутствие термокомпенсации в зонах мощных компонентов вызывает перегрев и деградацию припоя;
— неучтённый зазор между корпусом SMD-компонента и соседним элементом делает невозможным использование стандартных насадок для вакуумного захвата.

Всё это — следствие нарушения принципов DFM (Design for Manufacturability), когда проект не проверяется на совместимость с конкретными технологическими процессами: печать пасты, монтаж, оплавление, инспекция, ремонтопригодность.

DFM-анализ должен включать несколько уровней проверки:
— Геометрическую верификацию — соответствие посадочных мест стандартам IPC-7351, корректность апертур под используемый трафарет, минимальные зазоры.
— Тепловую симуляцию — равномерность нагрева при рефлоу-пайке, корректная тепловая развязка крупных медных полигонов.
— Электромеханический анализ — допустимые изгибы при многослойной структуре, прочность межслойных соединений.
— Оценку доступности контроля — возможность AOI/AXI-инспекции, тестирования ICT и функционального контроля.

Результат грамотного DFM — уменьшение дефектов и переделок, сокращение цикла согласования, стабильная повторяемость пайки.

Если нужна консультация по печатным платам, обращайтесь к специалистам «Глобал Инжиниринг». Мы всегда на связи!

📍Высоковольтный проезд, 1/49, офис 303, Москва
📍Набережная Чёрной речки, 47/2,
БЦ «Прогресс Сити», офис 516, Санкт-Петербург
info@global-smt.ru
+7 (495) 980-08-19
🌍www.global-smt.ru

Исследователи из Стенфорда создали монолитный 3D-чип
 
Исследователи Стэнфордского университета вместе с коллегами из других университетов и с промышленными партнерами впервые продемонстрировали монолитный трехмерный микрочип, изготовленный на коммерческой полупроводниковой фабрике. Разработка показывает, что монолитная 3D-интеграция может быть масштабируемой и пригодна для массового производства, а не только для лабораторных экспериментов.
 
В отличие от традиционных 3D-чипов, где отдельные кристаллы соединяются с помощью межсоединений или микрошариками, новая архитектура формируется последовательно, слой за слоем, на одном и том же кристалле. Логика и память размещаются вертикально и соединяются сверхплотными межслойными контактами, что существенно сокращает длину соединений между вычислительными блоками и памятью.
 
Ключевым инженерным достижением стала технология низкотемпературного формирования верхних слоев. Она позволяет добавлять новые уровни транзисторов и межсоединений, не повреждая уже сформированные нижние слои. Это критичный фактор совместимости с имеющимися производственными процессами и стандартами надежности.
 
В экспериментальном образце логические блоки и память были интегрированы в монолитную 3D-структуру, оптимизированную под задачи машинного обучения. При тестировании прототип показал ускорение вычислений задач искусственного интеллекта до четырех раз по сравнению с аналогичными двумерными чипами, изготовленными по тем же топологическим нормам. Одновременно снизились энергозатраты на передачу данных между памятью и вычислительными модулями — одной из ключевых проблем современных ИИ-ускорителей.
 
Авторы подчеркивают, что основное преимущество монолитного 3D-подхода — не только рост производительности, но и улучшение энергоэффективности. Плотные вертикальные межсоединения уменьшают задержки и потери энергии, которые возникают при передаче данных по длинным цепям в классических архитектурах.
 
Исследователи считают, что монолитная 3D-интеграция может стать одним из ключевых путей развития микроэлектроники в условиях замедления классического масштабирования по закону Мура. Именно такие архитектуры могут обеспечить дальнейший прирост производительности без пропорционального увеличения энергопотребления и площади кристалла.