Уже влезли в долги, чтобы наскрести на подписку ChatGPT за 500$?
Пока убеждаете друзей занять вам денег, чтобы за две недели навайбить убийцу Nvidia, самое время разобраться, что же такое Cerebras и почему именно их железо внезапно оказалось настолько интересным для LLM-инференса.
Забавно, что изначально Cerebras в первую очередь пытались решить задачу обучения нейросетей.
И, если верить довольно жёсткому разбору Irrational Analysis, именно с training всё получилось не очень хорошо. Архитектура получилась сильно перекошенной: внутри самого WSE пропускная способность огромная, но канал обмена с внешней памятью и другими устройствами относительно узкий. Поэтому для обучения Cerebras приходилось дополнять WSE внешними системами MemoryX и SwarmX, а ограниченный внешний I/O становился одним из главных bottleneck'ов.
А что вообще такое WSE, MemoryX и SwarmX и как всё это устроено, читайте в отчёте Irrational Analysis.
А вот с инференсом всё оказалось гораздо интереснее.
Cerebras довольно самобытная архитектура. Вместо относительно классической связки GPU с расположенной рядом HBM они буквально делают процессор размером почти с целую кремниевую пластину, Wafer-Scale Engine. WSE-3 содержит около 900 тысяч маленьких ядер, у каждого из которых есть локальный SRAM и простые SIMD-блоки. В сумме получается примерно 44 GB SRAM прямо на wafer.
И вот для inference это оказалось очень интересной комбинацией. Обычный GPU при генерации токенов во многом упирается в необходимость постоянно читать веса модели из HBM.
У Cerebras веса и KV-cache можно держать прямо в SRAM рядом с вычислительными ядрами, а слои модели распределять по WSE. Если одного WSE не хватает, модель распределяется между несколькими. Каждый хранит свою часть модели и передаёт следующему только промежуточный результат вычислений, а не сами веса. Благодаря этому веса остаются в быстром локальном SRAM, а между WSE нужно передавать сравнительно небольшой объём данных. Отсюда и очень высокая скорость генерации.
То есть архитектура, которая довольно странно выглядела как конкурент Nvidia в training, неожиданно нашла свою сильную сторону именно там, где сегодня особенно ценится latency: ультрабыстрый LLM inference.
Но silver bullet из Cerebras всё равно не получился. Вопрос, как оптимальнее всего строить железо для LLM inference, сегодня всё ещё открыт. Одна из главных проблем Cerebras в том, что объём SRAM нельзя наращивать так же легко, как внешнюю память, а большие модели и длинный контекст требуют всё больше памяти. В итоге приходится использовать больше WSE, и впечатляющая скорость начинает обходиться всё дороже с точки зрения масштабирования всей системы. Сам отчёт отдельно отмечает, что KV-cache и веса конкурируют за один и тот же ограниченный SRAM, а с ростом размера модели экономика такого подхода становится всё сложнее.
Но сам инженерный подход всё равно совершенно безумный и очень интересный.
Кстати, если вы забыли, какого размера «чип» у Cerebras, приложу фотку в комментариях.
P.S. Пост чуть больше чем полностью построен на отчёте Irrational Analysis. Обязательно ознакомьтесь с ним, невероятно увлекательный и познавательный разбор.
Пока убеждаете друзей занять вам денег, чтобы за две недели навайбить убийцу Nvidia, самое время разобраться, что же такое Cerebras и почему именно их железо внезапно оказалось настолько интересным для LLM-инференса.
Забавно, что изначально Cerebras в первую очередь пытались решить задачу обучения нейросетей.
И, если верить довольно жёсткому разбору Irrational Analysis, именно с training всё получилось не очень хорошо. Архитектура получилась сильно перекошенной: внутри самого WSE пропускная способность огромная, но канал обмена с внешней памятью и другими устройствами относительно узкий. Поэтому для обучения Cerebras приходилось дополнять WSE внешними системами MemoryX и SwarmX, а ограниченный внешний I/O становился одним из главных bottleneck'ов.
А что вообще такое WSE, MemoryX и SwarmX и как всё это устроено, читайте в отчёте Irrational Analysis.
А вот с инференсом всё оказалось гораздо интереснее.
Cerebras довольно самобытная архитектура. Вместо относительно классической связки GPU с расположенной рядом HBM они буквально делают процессор размером почти с целую кремниевую пластину, Wafer-Scale Engine. WSE-3 содержит около 900 тысяч маленьких ядер, у каждого из которых есть локальный SRAM и простые SIMD-блоки. В сумме получается примерно 44 GB SRAM прямо на wafer.
И вот для inference это оказалось очень интересной комбинацией. Обычный GPU при генерации токенов во многом упирается в необходимость постоянно читать веса модели из HBM.
У Cerebras веса и KV-cache можно держать прямо в SRAM рядом с вычислительными ядрами, а слои модели распределять по WSE. Если одного WSE не хватает, модель распределяется между несколькими. Каждый хранит свою часть модели и передаёт следующему только промежуточный результат вычислений, а не сами веса. Благодаря этому веса остаются в быстром локальном SRAM, а между WSE нужно передавать сравнительно небольшой объём данных. Отсюда и очень высокая скорость генерации.
То есть архитектура, которая довольно странно выглядела как конкурент Nvidia в training, неожиданно нашла свою сильную сторону именно там, где сегодня особенно ценится latency: ультрабыстрый LLM inference.
Но silver bullet из Cerebras всё равно не получился. Вопрос, как оптимальнее всего строить железо для LLM inference, сегодня всё ещё открыт. Одна из главных проблем Cerebras в том, что объём SRAM нельзя наращивать так же легко, как внешнюю память, а большие модели и длинный контекст требуют всё больше памяти. В итоге приходится использовать больше WSE, и впечатляющая скорость начинает обходиться всё дороже с точки зрения масштабирования всей системы. Сам отчёт отдельно отмечает, что KV-cache и веса конкурируют за один и тот же ограниченный SRAM, а с ростом размера модели экономика такого подхода становится всё сложнее.
Но сам инженерный подход всё равно совершенно безумный и очень интересный.
Кстати, если вы забыли, какого размера «чип» у Cerebras, приложу фотку в комментариях.
P.S. Пост чуть больше чем полностью построен на отчёте Irrational Analysis. Обязательно ознакомьтесь с ним, невероятно увлекательный и познавательный разбор.
Forwarded from позитивслэк
OpenAI and Synopsys Announce GPT-Synopsys
Ну что, вот они и пришли за нами. Если кратко, то ребята заключают многолетний контракт на сотрудничество и одни получают EDA и могут использовать видимо для своих чипов и тренировок моделей, а другие получают фронтирный движок для своих ИИ-продуктов💼
Теперь видимо то, что придет вслед за Астрой и Солом будет уже попракачанней в чип дизайне и вероятно "общаться" с тулами синопсиса сильно более нативно чем с другими. Ну либо это будет действительно исключительная ветка моделей специально под чип дизайн тулами синопсиса🤔
Ну и по классике, чтобы битва была легендарной, должно быть и зеркальное соглашение - Cadence и Anthropic. Но последние в сторону чип дизайна не смотрят кажется. По крайней мере публично🤔
Upd. смотрят-смотрят
@positiveslack
Ну что, вот они и пришли за нами. Если кратко, то ребята заключают многолетний контракт на сотрудничество и одни получают EDA и могут использовать видимо для своих чипов и тренировок моделей, а другие получают фронтирный движок для своих ИИ-продуктов
Теперь видимо то, что придет вслед за Астрой и Солом будет уже попракачанней в чип дизайне и вероятно "общаться" с тулами синопсиса сильно более нативно чем с другими. Ну либо это будет действительно исключительная ветка моделей специально под чип дизайн тулами синопсиса
Ну и по классике, чтобы битва была легендарной, должно быть и зеркальное соглашение - Cadence и Anthropic. Но последние в сторону чип дизайна не смотрят кажется. По крайней мере публично
Upd. смотрят-смотрят
@positiveslack
Please open Telegram to view this post
VIEW IN TELEGRAM
Synopsys News Releases
OpenAI and Synopsys Announce GPT-Synopsys: Frontier Intelligence to Revolutionize Chip Design
Companies form strategic partnership to dramatically advance and accelerate semiconductor innovation News Highlights: Companies sign multi-year agreement to collaborate as preferred partners to...
👍8🔥6
Марков цепи пропил
Прикольное, Jane Street опубликовали пазл на реверс асика https://blog.janestreet.com/can-you-reverse-engineer-an-asic/
А вот и результаты Jane Street ASIC Puzzle подъехали 👀
https://blog.janestreet.com/asic-puzzle-results/
https://blog.janestreet.com/asic-puzzle-results/
Jane Street Blog
Results from the ASIC puzzle
🔥9👍5
Как скосить перед начальством за ответственного сотрудника и заставить всех коллег себя ненавидеть?
Продолжаю делиться инсайдами из индустрии.
Давайте представим следующую ситуацию. Вы застряли в своей карьере, работаете на троечку и считаетесь в коллективе середняком, скорее даже со знаком минус.
Как-то выгорели, сил не хватает ни инвестировать в повышение навыков, ни искать нишу в компании, где вы станете тем самым незаменимым винтиком. На 1:1 с лидом нечего сказать о своих успехах, с руководством вы тоже не на короткой ноге, а visibility в компании околонулевое. Отсюда отсутствие прогресса в карьере, грейдах и зарплате.
Но как это исправить?
Знайте, я предлагаю, конечно же, 100% рабочий метод, но, вступив на этот путь, прежним человеком вы уже не будете.
Алгоритм действий очень простой. Полностью забудьте про свои MR/PR. Ваша новая задача - стать ревнителем культуры чистого проектирования и ОСОЗНАННОГО использования ИИ.
Все, что вы делаете: скроллите открытые MR/PR. Причем неважно, ваши это реквесты, соседних команд или вообще других проектов.
Как только в комментарии, описании или тексте коммита находите типичный длинный dash вместо короткого тире или характерный вывод Claude Code с тонной форматирования, сразу же идете на этот сайт:
https://meatproxy.me/
Тут без задней мысли вписываете имя коллеги, который подозревается в недобросовестном использовании ИИ-ассистента в работе, и, представляя себя государственным обвинителем, выбираете наиболее подходящий Their primary offense.
Потом, главное, не стесняясь, оставляете ссылку с обвинением в виде комментария в открытом MR/PR. Тегаете тимлида этого бедолаги и, по возможности, какого-нибудь линейного менеджера проекта. Да кого только захотите. Можно даже CEO, чтобы выглядело увереннее.
И все. Вы уже не просто среднячок-кодер, а осознанный разработчик, который следит за качеством процессов и культурой проектирования. А дальше уже и до менеджера выслужиться будет несложно.
Из особенностей: лучше, чтобы вы работали удаленно, а не в офисе. Иначе возможны неприятные столкновения у кофе-тейбла. А если все-таки работаете в офисе и курите, то про курилку на время лучше вообще забыть. Поберегите здоровье. Конторе нужны здоровые и неравнодушные менеджеры.
За совет отблагодарить можно просто: как только повысят до манагера, с вас 50% первой менеджерской зарплаты и 50% последней.
Удачи!
Продолжаю делиться инсайдами из индустрии.
Давайте представим следующую ситуацию. Вы застряли в своей карьере, работаете на троечку и считаетесь в коллективе середняком, скорее даже со знаком минус.
Как-то выгорели, сил не хватает ни инвестировать в повышение навыков, ни искать нишу в компании, где вы станете тем самым незаменимым винтиком. На 1:1 с лидом нечего сказать о своих успехах, с руководством вы тоже не на короткой ноге, а visibility в компании околонулевое. Отсюда отсутствие прогресса в карьере, грейдах и зарплате.
Но как это исправить?
Знайте, я предлагаю, конечно же, 100% рабочий метод, но, вступив на этот путь, прежним человеком вы уже не будете.
Алгоритм действий очень простой. Полностью забудьте про свои MR/PR. Ваша новая задача - стать ревнителем культуры чистого проектирования и ОСОЗНАННОГО использования ИИ.
Все, что вы делаете: скроллите открытые MR/PR. Причем неважно, ваши это реквесты, соседних команд или вообще других проектов.
Как только в комментарии, описании или тексте коммита находите типичный длинный dash вместо короткого тире или характерный вывод Claude Code с тонной форматирования, сразу же идете на этот сайт:
https://meatproxy.me/
Тут без задней мысли вписываете имя коллеги, который подозревается в недобросовестном использовании ИИ-ассистента в работе, и, представляя себя государственным обвинителем, выбираете наиболее подходящий Their primary offense.
Потом, главное, не стесняясь, оставляете ссылку с обвинением в виде комментария в открытом MR/PR. Тегаете тимлида этого бедолаги и, по возможности, какого-нибудь линейного менеджера проекта. Да кого только захотите. Можно даже CEO, чтобы выглядело увереннее.
И все. Вы уже не просто среднячок-кодер, а осознанный разработчик, который следит за качеством процессов и культурой проектирования. А дальше уже и до менеджера выслужиться будет несложно.
Из особенностей: лучше, чтобы вы работали удаленно, а не в офисе. Иначе возможны неприятные столкновения у кофе-тейбла. А если все-таки работаете в офисе и курите, то про курилку на время лучше вообще забыть. Поберегите здоровье. Конторе нужны здоровые и неравнодушные менеджеры.
За совет отблагодарить можно просто: как только повысят до манагера, с вас 50% первой менеджерской зарплаты и 50% последней.
Удачи!
😁40✍7👍4👀2
Нашёл на просторах Твиттера сборник лекций по analog/mixed-signal IC design: от физики MOSFET и диодов до ADC, PLL, layout и tape-out.
Автор - Carsten Wulff, преподаватель в Norwegian University of Science and Technology, где он преподаёт курс Advanced Integrated Circuits. Параллельно работает IC Scientist в Nordic Semiconductor.
Внутри довольно широкий охват: MOSFET, ADC/DAC, switched-capacitor circuits, PLL, oscillators, SPICE, layout, parasitics и даже путь до реального silicon. И всё это на open-source flow.
Чтобы до понедельника все заботали - приду, проверю (я только оглавление пролистал)
https://analogicus.com/aic2026/assets/aic.pdf
Автор - Carsten Wulff, преподаватель в Norwegian University of Science and Technology, где он преподаёт курс Advanced Integrated Circuits. Параллельно работает IC Scientist в Nordic Semiconductor.
Внутри довольно широкий охват: MOSFET, ADC/DAC, switched-capacitor circuits, PLL, oscillators, SPICE, layout, parasitics и даже путь до реального silicon. И всё это на open-source flow.
Чтобы до понедельника все заботали - приду, проверю
https://analogicus.com/aic2026/assets/aic.pdf
👍32✍2
Media is too big
VIEW IN TELEGRAM
Очень крутая интерактивная карта ET-SoC-1 от Esperanto, про который я уже писал после покупки его IP компанией Ainekko.
Здесь можно буквально провалиться внутрь SoC и посмотреть, как всё связано: от загрузки данных из LPDDR и движения по NoC до конкретного Minion core, vector/tensor unit и выполнения инструкции.
https://spacesheep.dev/@yaroslavvb/et-soc1-chip-diagram
Здесь можно буквально провалиться внутрь SoC и посмотреть, как всё связано: от загрузки данных из LPDDR и движения по NoC до конкретного Minion core, vector/tensor unit и выполнения инструкции.
https://spacesheep.dev/@yaroslavvb/et-soc1-chip-diagram
🔥29👍4👀2
«Claude, сделай мой процессор быстрее и компактнее».
Как вам такой промпт? Кажется бредом?
Автор HWE Bench с вами не согласится.
В качестве исходной точки он взял не какой-то известный open-source core, а максимально простой учебный RISC-V: 5-stage in-order RV32IM на SystemVerilog. Без кешей, branch predictor и multi-issue - буквально ядро уровня курса по компьютерной архитектуре.
Дальше модель получает RTL и начинает итеративно улучшать микроархитектуру:
предложила изменение -> переписала RTL -> formal/cosim -> synthesis и PnR -> посмотрела метрики -> если стало лучше, изменение остаётся.
По сути обычный design-space exploration, только гипотезы и RTL генерирует AI-агент.
И вот результаты уже довольно любопытные.
В актуальной версии HWE Bench несколько frontier-моделей по 15 раундов оптимизируют один и тот же baseline, после чего получившиеся процессоры проверяются ещё и на скрытых workload'ах.
Claude Opus показывает лучший результат по сочетанию производительности, рабочей частоты и площади.
Но для меня здесь интерес не столько в цифрах, а сколько в подходе.
Концептуально за последний год ничего революционного не произошло - они просто стали сильно лучше в уже знакомых hardware-задачах: читать большой RTL, искать bottleneck'и, понимать timing/area trade-offs, предлагать микроархитектурные изменения и доводить их до варианта, который проходит verification и реально становится лучше после P&R.
И, кажется, именно этот постепенный прогресс многие недооценивают.
Можно сколько угодно говорить, что «AI ничего нового не придумал». Пока что это во многом правда.
Но конкурентное преимущество инженера, у которого есть доступ к frontier-моделям и который умеет встроить их в нормальный verification/EDA loop, становится всё сложнее отрицать. Особенно AI-луддитам.
https://github.com/FeSens/auto-arch-tournament
p.s. А про второй проект автора, где он вайбит FPGA-based TPU и запускаем на нем реальную модель мы поговорим в следующий раз.
p.p.s. Реальный prompt, конечно, подробнее: модели отдают RTL, текущие метрики и историю предыдущих попыток и просят самостоятельно предложить одно микроархитектурное изменение, которое улучшит CoreMark × Fmax, а так же другие хинты и рекомендации🤖
Как вам такой промпт? Кажется бредом?
Автор HWE Bench с вами не согласится.
В качестве исходной точки он взял не какой-то известный open-source core, а максимально простой учебный RISC-V: 5-stage in-order RV32IM на SystemVerilog. Без кешей, branch predictor и multi-issue - буквально ядро уровня курса по компьютерной архитектуре.
Дальше модель получает RTL и начинает итеративно улучшать микроархитектуру:
предложила изменение -> переписала RTL -> formal/cosim -> synthesis и PnR -> посмотрела метрики -> если стало лучше, изменение остаётся.
По сути обычный design-space exploration, только гипотезы и RTL генерирует AI-агент.
И вот результаты уже довольно любопытные.
В актуальной версии HWE Bench несколько frontier-моделей по 15 раундов оптимизируют один и тот же baseline, после чего получившиеся процессоры проверяются ещё и на скрытых workload'ах.
Claude Opus показывает лучший результат по сочетанию производительности, рабочей частоты и площади.
Но для меня здесь интерес не столько в цифрах, а сколько в подходе.
Концептуально за последний год ничего революционного не произошло - они просто стали сильно лучше в уже знакомых hardware-задачах: читать большой RTL, искать bottleneck'и, понимать timing/area trade-offs, предлагать микроархитектурные изменения и доводить их до варианта, который проходит verification и реально становится лучше после P&R.
И, кажется, именно этот постепенный прогресс многие недооценивают.
Можно сколько угодно говорить, что «AI ничего нового не придумал». Пока что это во многом правда.
Но конкурентное преимущество инженера, у которого есть доступ к frontier-моделям и который умеет встроить их в нормальный verification/EDA loop, становится всё сложнее отрицать. Особенно AI-луддитам.
https://github.com/FeSens/auto-arch-tournament
p.s. А про второй проект автора, где он вайбит FPGA-based TPU и запускаем на нем реальную модель мы поговорим в следующий раз.
p.p.s. Реальный prompt, конечно, подробнее: модели отдают RTL, текущие метрики и историю предыдущих попыток и просят самостоятельно предложить одно микроархитектурное изменение, которое улучшит CoreMark × Fmax, а так же другие хинты и рекомендации
Please open Telegram to view this post
VIEW IN TELEGRAM
🔥16👍11✍7😁3 3
А про TPU пост уже коллега подготовил 🫡
Please open Telegram to view this post
VIEW IN TELEGRAM
Forwarded from VLSI HUB
This media is not supported in your browser
VIEW IN TELEGRAM
Энтузиаст из Бразилии собрал небольшой ускоритель инференса LLM в режиме decode, который легко читать и менять.
Что тут есть: RTL на SystemVerilog, собственная ISA с бит-точным симулятором, мини-язык для ядер с компилятором, хостовый софт и профайлер. Идея в том, чтобы итеративно менять один слой и оценивать, как это сказывается на метриках.
Для Kintex-7 xc7k480t (утилизация ~44% кристалла):
▫️Out-of-order без участия компилятора
▫️Ядра пишутся на Python-DSL
▫️Формат W8A8: веса, активации MXU и KV-кэш в int8
▫️MLP decode: 75 282 такта, 98.4% от DRAM-roofline
▫️Flash attention: 64-67% от roofline, упирается в MXU и VPU, а не в память
▫️Qwen3-0.6B: ~6.4 M тактов на токен, при 100 МГц это ~15 tok/s
▫️LFM2.5-230M: ~42 tok/s;
▫️Qwen3.5-0.8B: ~11 tok/s
PS: tok/s - на данном этапе это оценки (симулированные такты при допущении 100 МГц и 80% эффективности DRAM), а не замеры на железе
💾 https://github.com/FeSens/openTPU
@vlsihub
Что тут есть: RTL на SystemVerilog, собственная ISA с бит-точным симулятором, мини-язык для ядер с компилятором, хостовый софт и профайлер. Идея в том, чтобы итеративно менять один слой и оценивать, как это сказывается на метриках.
Для Kintex-7 xc7k480t (утилизация ~44% кристалла):
▫️Out-of-order без участия компилятора
▫️Ядра пишутся на Python-DSL
▫️Формат W8A8: веса, активации MXU и KV-кэш в int8
▫️MLP decode: 75 282 такта, 98.4% от DRAM-roofline
▫️Flash attention: 64-67% от roofline, упирается в MXU и VPU, а не в память
▫️Qwen3-0.6B: ~6.4 M тактов на токен, при 100 МГц это ~15 tok/s
▫️LFM2.5-230M: ~42 tok/s;
▫️Qwen3.5-0.8B: ~11 tok/s
PS: tok/s - на данном этапе это оценки (симулированные такты при допущении 100 МГц и 80% эффективности DRAM), а не замеры на железе
💾 https://github.com/FeSens/openTPU
@vlsihub
🔥20👍3
Помните предыдущее судебное дело между Qualcomm и Arm? Тогда компании судились после покупки Qualcomm стартапа Nuvia: Arm утверждала, что Qualcomm не могла просто перенести лицензию Nuvia на себя и использовать её технологии в своих процессорах.
Теперь подошло к вердикту уже второе разбирательство между Qualcomm и Arm.
На этот раз Qualcomm обвинила Arm в нарушении их Architecture License Agreement. По утверждению Qualcomm, Arm не передавала предусмотренные договором программные патчи и инструменты для тестирования чипов, а также нарушала ценовые условия сотрудничества. Отдельно Qualcomm заявила, что Arm раскрыла СМИ своё письмо с угрозой расторжения лицензии, что, по её мнению, повредило переговорам с потенциальными заказчиками.
Присяжные признали нарушение Arm условий лицензионного соглашения с Qualcomm, но не по всем предъявленным претензиям. Правда, денежная компенсация здесь символическая, всего $2. Гораздо интереснее возможные последствия: Qualcomm утверждает, что нарушение со стороны Arm может дать ей право не платить некоторые лицензионные отчисления Arm в течение нескольких лет. Этот вопрос ещё предстоит решить суду.
Но для нас здесь есть один интересный момент. RISC-V тоже оказался участником этого разбирательства.
Arm (!!!) приводила RISC-V как один из аргументов того, что на рынке существуют альтернативные архитектуры и Qualcomm не зависит исключительно от Arm. Однако судья Maryellen Noreika отнеслась к этому аргументу скептически.
Когда свидетеля Arm, экономиста Timothy Simcoe, начали спрашивать о реальном присутствии RISC-V в серверном сегменте, выяснилось, что примеров пока немного - в основном проекты китайских компаний вроде Alibaba.
Судья в итоге заметила, что на сегодняшний день реальная конкуренция в этом сегменте всё ещё идёт прежде всего между Arm и x86.
И здесь важно именно «в этом сегменте».
RISC-V уже давно вышел за пределы университетских проектов: архитектура стала зрелым решением для рынка микроконтроллеров, а RISC-V-ядра всё чаще используются внутри AI-ускорителей - как управляющие процессоры и как основа специализированных вычислительных ядер - раз два три
Но следующий большой рынок, high-performance CPU и серверы, RISC-V пока только начинает осваивать.
Забавно, что это теперь прозвучало практически прямо в суде: RISC-V уже достаточно серьёзен, чтобы Arm приводила его как своего конкурента, но пока недостаточно распространён в серверном сегменте, чтобы суд с этим полностью согласилась.
Возможно, через несколько лет этот аргумент Arm будет звучать гораздо убедительнее 👀
Источники:
1. Пресс-релиз Arm:
https://newsroom.arm.com/news/arm-qualcomm-legal-dispute
(Слишком оптимистичный после признания того, что ваша компания нарушила соглашение со своим же клиентом, лол)
2. Пресс-релиз Qualcomm:
https://www.qualcomm.com/news/releases/2026/10/qualcomm-statement-on-trial-verdict-win
3. John Dorbal:
https://x.com/JDorbal1989
Автор следил за судебным процессом и публиковал разборы заседаний, аргументы сторон и комментарией судьи по ходу разбирательства.
Теперь подошло к вердикту уже второе разбирательство между Qualcomm и Arm.
На этот раз Qualcomm обвинила Arm в нарушении их Architecture License Agreement. По утверждению Qualcomm, Arm не передавала предусмотренные договором программные патчи и инструменты для тестирования чипов, а также нарушала ценовые условия сотрудничества. Отдельно Qualcomm заявила, что Arm раскрыла СМИ своё письмо с угрозой расторжения лицензии, что, по её мнению, повредило переговорам с потенциальными заказчиками.
Присяжные признали нарушение Arm условий лицензионного соглашения с Qualcomm, но не по всем предъявленным претензиям. Правда, денежная компенсация здесь символическая, всего $2. Гораздо интереснее возможные последствия: Qualcomm утверждает, что нарушение со стороны Arm может дать ей право не платить некоторые лицензионные отчисления Arm в течение нескольких лет. Этот вопрос ещё предстоит решить суду.
Но для нас здесь есть один интересный момент. RISC-V тоже оказался участником этого разбирательства.
Arm (!!!) приводила RISC-V как один из аргументов того, что на рынке существуют альтернативные архитектуры и Qualcomm не зависит исключительно от Arm. Однако судья Maryellen Noreika отнеслась к этому аргументу скептически.
Когда свидетеля Arm, экономиста Timothy Simcoe, начали спрашивать о реальном присутствии RISC-V в серверном сегменте, выяснилось, что примеров пока немного - в основном проекты китайских компаний вроде Alibaba.
Судья в итоге заметила, что на сегодняшний день реальная конкуренция в этом сегменте всё ещё идёт прежде всего между Arm и x86.
И здесь важно именно «в этом сегменте».
RISC-V уже давно вышел за пределы университетских проектов: архитектура стала зрелым решением для рынка микроконтроллеров, а RISC-V-ядра всё чаще используются внутри AI-ускорителей - как управляющие процессоры и как основа специализированных вычислительных ядер - раз два три
Но следующий большой рынок, high-performance CPU и серверы, RISC-V пока только начинает осваивать.
Забавно, что это теперь прозвучало практически прямо в суде: RISC-V уже достаточно серьёзен, чтобы Arm приводила его как своего конкурента, но пока недостаточно распространён в серверном сегменте, чтобы суд с этим полностью согласилась.
Возможно, через несколько лет этот аргумент Arm будет звучать гораздо убедительнее 👀
Источники:
1. Пресс-релиз Arm:
https://newsroom.arm.com/news/arm-qualcomm-legal-dispute
(Слишком оптимистичный после признания того, что ваша компания нарушила соглашение со своим же клиентом, лол)
2. Пресс-релиз Qualcomm:
https://www.qualcomm.com/news/releases/2026/10/qualcomm-statement-on-trial-verdict-win
3. John Dorbal:
https://x.com/JDorbal1989
Автор следил за судебным процессом и публиковал разборы заседаний, аргументы сторон и комментарией судьи по ходу разбирательства.
Arm Newsroom
Arm welcomes favorable jury verdict in Qualcomm litigation
The U.S. District Court for the District of Delaware rules in Arm’s favor, rejecting Qualcomm’s attempt to seek billions of dollars for alleged contract breaches.
👀11👍7 5🔥4
My OpenAI dot produced this PCB and then hit its usage limit and gave up. AGI is here
Что-то я задушил вас судебными разбирательствами. Давайте лучше поздравим коллег-топологов с очередной победой AGI на их профессиональном поле.
Оригинальный Твит
Что-то я задушил вас судебными разбирательствами. Давайте лучше поздравим коллег-топологов с очередной победой AGI на их профессиональном поле.
Оригинальный Твит
😁36👍3👀2