Специально для коллег из Геоскана делюсь схемой BMS для Тесловской батареи. Никаких BQшек, только проц, несколько дискретных компонентов и свой софт

В комментариях под схемой Battery Monitoring Board от Tesla обсуждали почему там не используют готовых интегрированных микросхем для BMS по типу серии BQ от Texas Instruments.
Версии были следующие:
- так выходило дешевле в серии
- разработчики хотели свой собственный софт
- на момент разработки таких микросхем еще не было
- дискретные компоненты легко заменять, если что-то пропадет со складов.
Судя по всему был прав Саша Харабровский. В 2008, когда Tesla Roadster, вышла в производство, никаких BQшек еще не было.

На ютубе есть обзор этой схемы, достаточно интересный.
Но что меня позабавило - как автор восхищается мерами безопасности на этой плате.
Меры безопасности:
1. Предохранитель на каждую ячейку, на случай если балансировочный транзистор замкнется
2. Аппаратное оповещение о неисправности(over voltage или reverse voltage на ячейках), на случай если зависнет софт

Всё. Кхм. Может что-то дополнительное - это уже излишества. Но Борис Георгиевич сказал бы, что это "категорически недопустимо".

P.S. Оказывается здесь выложены схемы со стадии R&D, а не те, которые были запущены в серию. Надо было читать дисклеймер :)

Поскольку я работаю в маленькой компании, то иногда меня просят поучаствовать в собеседованиях на hardware инженеров. Я пообщался с ребятам разного уровня от джуниоров до около сеньоров и один из вопросов, который всем задаю: «Почему в рекомендациях по трассировке импульсных DC-DC преобразователей пишут, что дороги/полигоны между силовыми компонентами должны быть как можно короче и как можно шире?».
Все знают, что это нужно делать. Большинство знает, что это как-то связано с шумами. Но без наводящих вопросов никто еще не смог нормально объяснить причину этой рекомендации.

В лучшем случае мне ответили что-то вроде «уменьшить контур протекания импульсного тока», но это объясняет почему «как можно короче», но не отвечает на вопрос о ширине.

Были предположения о том, чтоб уменьшить паразитное сопротивление полигона, но оно и так достаточно маленькое и падение напряжения на нем порядка милливольт.

Главная идея все таки в другом - уменьшить паразитную индуктивность. Именно она является источником помех, когда есть быстрое изменение тока. А в импульсных DC-DC через силовые компоненты, вплоть до индуктора, протекает ток, значение которого сильно меняется за короткое время. Другими словам, там большое dI/dt. А где большое dI/dt, там и возникает звон/падения напряжения, которое зависит еще и от величины индуктивности: ΔU = Lпаразитная * (dI/dt)
Поэтому, если снизить паразитную индуктивность до минимума, то напряжение шума будет минимальным даже при большом dI/dt.

К сожалению, не всегда получается соблюдать все правила и рекомендации в своем дизайне, очень часто приходится торговаться между двумя плохими решениями и чем-то жертвовать. Поэтому понимание где протекают какие токи, что с этим можно сделать, где это важно, а где не сильно влияет на дизайн - может быть очень полезно на этапе разработки. Подробнее обо всем это я конспектировал здесь, а само видео очень рекомендую к просмотру. Оно, так сказать, базовое.

Если говорить о практическом применении этого понимания, то представим себе стандартную ситуацию: вы трассируете Buck DC-DC, прочитали что нужно "как можно короче и шире", но у вас ограничена площадь платы. И тогда это абстрактное "шире" уже вызывает вопросы.
1. Считаем Iripple, который протекает в контуре (формулы обычно есть в даташитах)
2. Прикидываем какую ширину можно обеспечить
3. В онлайн калькуляторе (например Saturn) считаем паразитную индуктивность
4. Прикидываем по формуле ΔU = L * (dI/dt) уровень шумов
5. Делаем вывод, насколько это критично в вашей системе.

Про то, что нужно соблюдать «баланс меди» при разработке печатной платы я слышал давно. Но главной причиной этой рекомендации были механические соображения: если на плате будет неравномерное распределение меди, то плата может изогнуться при производстве.

Помня про этот эффект, в своей последней 6-ти слойной плате я залил медью все внутренние слои, а внешние оставил без заливки по некоторым соображениям. Мне казалось, что стек достаточно симметричен, чтоб при производстве не возникло никаких механических деформаций.
Но беда пришла откуда не ждали: JLCPCB пишет, что на внешних слоях слишком много свободного места, они не могут выдержать зазоры и надо либо увеличить зазор между проводниками, либо залить медью как минимум 30% слоя. На мое уточнение они подтвердили, что им не важна равномерность этих 30%, залить можно где угодно.
Не похоже, что причиной их требований было опасение механических деформаций.
Причиной оказалось гальваническое осаждение меди. Во время этого процесса плата помещается в ванну со специальным токопроводящим раствором, где есть анод (источник молекул меди) и катод (приемник молекул меди). В качестве катода выступает медный слой печатной платы.
Соответственно получается, что через медь печатной платы течет ток и толщина осаждаемой меди зависит от плотности этого тока.
Для достижения равномерного распределения тока и во избежание расширения дорожек на плате, JLCPCB просят довести количество меди до 30% относительно площади платы. Тогда всё будет четко, ровно и с минимальными зазорами.

Кто-нибудь сталкивался с такой проблемой у других производителей или вы всё время заливаете свободное пространство медью?

От себя добавлю, что это видео что-то вроде классики наглядного объяснения процесса изготовления печатных плат. На ютубе также есть и нарезки этого ролика по частям.