ویدیو بررسی پردازشگر موشک جاولین
ارسالی از اعضا گروه
https://youtu.be/11_5TB0-lNw?si=2GE716-6h4IUZYph


@taksuntec

در این ویدیو آموزشی که سال گذشته بارگذاری شده است، اشاره شده است که ساختار کلی ALU هایی که برای عملیات #fixed-point ساخته میشود با ALU های اعداد Integer یکی است.
این موضوع شاید یکی از دلایل استفاده از int8 در سخت افزار های جدید هوش مصنوعی به جای fixed point است.

مقایسه محاسبات integer و fixed point برای در پردازنده های AI
مطالب فوق بخشی از مباحث دوره HLS و محاسبات Fixed Point است
@Taksuntec
Taksuntech.ir

آموزش ویدیویی کار با Ethernet در FPGA :

https://www.youtube.com/watch?v=78tkdc6Lq_8

@Taksuntec

یکی از بستر های ارتباطی مهم در دنیای دیجیتال الکترونیک و کامپیوتر، شبکه است که در این سری از ویدیو ها به بررسی پیاده سازی شبکه از منظر FPGA میپردازیم.
#ethernet #شبکه
@taksuntec

وبینار ضبط شده‌ی امروز آدام تیلور

AMD Vivado™ Design Suite Essentials: Key Techniques for Superior RTL Development


https://www.adiuvoengineering.com/amd-vivado-design-suite-essentials

ثبت نام ورکشاپ رایگان و مجازی در رابطه با هسته های نرم :


Dear RISC-V FPGA soft processor / SoC friends,

Please join us on Nov 7 and 8, between 8am-12pm PDT, to attend the First Annual Soft RISC-V Systems Workshop (SRvS). The workshop is completely online and FREE to attend by Zoom, but you must register in advance.

We have arranged for keynote presentations from all 6 major soft RISC-V platforms: Achronix+Bluespec, AMD MicroBlazeV, Efinix+VexRiscV, Intel NIOS V, Lattice Semiconductor's RX, and Microsemi's Mi-V.

Now that the open instruction set architecture of RISC-V has been adopted by all major FPGA vendors, users and vendors might begin to align their goals for CPUs, SoC systems design, and software tooling. Soft CPUs and soft SoC systems offer the most flexibility for customization, but they can also provide so much diversity that tooling becomes more difficult. Establishing common tooling, standards, interfaces, and policies helps to provide consistency needed by users for designing and supporting their soft RISC-V systems.

The workshop will be a technically focused, inclusive celebration of the world of RISC-V FPGA Soft Processor Systems, and the great diversity of designs, designers, and applications. Whether you use FPGA RISC-V systems in industry, research, education, or as a hobby, whether closed or open source, whether CPU cores, SoCs, gadgets,
software, or application, whether this is your tenth system or your first, we want to hear your story. Presentations may be traditional, or they may include a live or prerecorded demo.

WEBSITE:
https://sites.google.com/view/srvs-workshop

FREE REGISTRATION:
https://community.riscv.org/e/m94ufu

نکات جالبی از لایسنس زایلینکس در مورد استفاده از محصولات زایلینکس در کاربردهای حساس

مرجع

این متن در داکیومنت های مرتبط با functional safety آمده است و در سایت زایلینکس قابل دانلود می باشد.

@taksuntec

آموزش ساخت لینوکس برای KD240 با استفاده از Buildroot :

Building Linux with Buildroot for KD240 Kit :

Unlike Petalinux, Buildroot offers a more streamlined approach with fewer commands and impressive flexibility. It's a powerful alternative for those developing on AMD's Zynq SoCs.

In this article I guide you through the whole process of compiling a Linux distribution for the KD240 using Builroot, from downloading Buildroot to compiling, configuring Ethernet, and enabling SSH.

Buildroot is another way of building Linux for AMD devices, it needs fewer commands than Petalinux to build a basic distribution however, what makes me try it is that Mathworks has an official Linux distribution for Zynq devices that allows them to be connected to Simulink through the PS, and it is based on Buildroot,

https://www.controlpaths.com/2024/09/14/building-buildroot-kd240/

@Taksuntec

ثبت نام وبینار آموزشی رایگان پورت کردن طراحی های مبتنی بر متلب و Simulink به FPGA با استفاده از ابزار مختلف مانند Model Composer و HDL Coder و ...
تاریخ برگزاری وبینار 29 اکتبر می باشد.

Elevate your FPGA & SoC design skills with MATLAB & Simulink!
Are you wondering what this is all about?

Join expert Adam Taylor of Adiuvo Engineering, Tom Richter and Stephan van Beek of MathWorks on Oct 29th, to master Model-Based Design and optimize your development process for FPGA and SoC.

Register now! FPGA SoC
https://spr.ly/6049otBOf

@Taksuntec

آموزش ویدویی دیبانسینگ پوش باتن با استفاده از وریلاگ برای پردازنده های FPGA :

لینک ویدیو :
https://www.youtube.com/watch?v=S77-oBVZOaw&t=390s

@Taksuntec

آموزش ویدیویی پیاده سازی یادگیری عمیق در FPGA با عنوان Deep Learning with Zynq Ultrascale+ MPSoCs با استفاده از کتابخانه ی VITIS AI

0:00 - Introduction
4:55 - Deep Learning Unit integration in Vivado Block Design
12:25 - Linux Deployment for Vitis AI library
16:40 - Vitis AI examples on Zynq Ultrascale+ 2CG device
20:12 - Application for object classification with ResNet50
32:57 - Application for object detection with YOLOv3
42:55 - Application for object detection with YOLOv3 and USB camera

https://www.youtube.com/watch?v=ecNTvXYKAuk

@Taksuntec

مثال و آموزش ویدیویی پیاده سازی کلاسیفیکیشن داده های دیتاست MNIST از پایتورچ به Altera FPGA :

https://www.youtube.com/watch?v=pIbnfixFVj0

@Taksuntec

کامل ترین ویدیوی ممکن درباره ی آموزش اعداد ممیز شناور (floating point) و IEEE754 و پیش آموزشی برای پیاده سازی آن ها در سخت افزارهای مختلف :
همراه با مثال های متعدد و خطاهایی که در دقت اعداد پیش می آید و...

ویدویی مرور کلی بر ممیز شناور:
https://www.youtube.com/watch?v=wElApzBcOFk

پارت اول در کد اسمبلی :
https://www.youtube.com/watch?v=iLgTcX3dcWY
پارت دوم در کد اسمبلی :
https://www.youtube.com/watch?v=kIxNcp4yTz8

@Taksuntec

سلام و وقت بخیر
ورکشاپ هفته پیش BLT با عنوان Advanced Debugging
امیدوارم مفید باشه

یه مقاله برای پیاده سازی TDC فکر کنم کد همین مقاله تو گیتهاب هم بود که TDC با تاخیر 1.8ps میسازه
https://liu.diva-portal.org/smash/get/diva2:1498797/FULLTEXT01.pdf