#FIR, #FILTER, #SYSGEN
#Basic
✳️ فرض کنیم به تازگی مشغول کار در شرکتی شدهاید که کار اصلی آن پیاده سازی الگوریتمهای پردازش سیگنال است. شرکت در حال کار روی فیلترهای دیجیتال است و تصمیم دارد در محصول جدیدش فیلترهای آنالوگ قدیمی را با فیلترهای دیجیتال جدید جایگزین کند. هدف از این جایگزینی هم بهبود عملکرد سیستم و کاهش هزینه تمام شده محصول است. این جایگزینی مزایای رقابتی قابل ملاحظهای نیز به همراه دارد و احتمالاً باعث محبوبیت مضاعف این محصول جدید در بازار میشود.
✳️ شرکت برای عملیاتی کردن این فیلتر تصمیم گرفته است از تراشه FPGA برای پیاده سازی استفاده کند و مدیرتان از شما خواسته است مسئولیت پیاده سازی این فیلتر را بر عهده بگیرید. مدیرتان با آگاهی از این موضوع که شما به اندازه کافی به نرم افزار Matlab مسلط هستید و تجربه کار با ابزار Simulink را دارید، یک مدل اولیه به صوت زیر در اختیار شما قرار داده است و انتظار دارد بر اساس این تعریف اولیه کارتان را شروع کنید و به نحو مطلوب به پایان برسانید.
❗️حالا سؤال اینجاست اگر شما واقعاً در چنین موقعیتی قرار بگیرید، از کجا شروع میکنید؟
مطالعه ادامه مطلب >>
@Hexalinx
#Basic
✳️ فرض کنیم به تازگی مشغول کار در شرکتی شدهاید که کار اصلی آن پیاده سازی الگوریتمهای پردازش سیگنال است. شرکت در حال کار روی فیلترهای دیجیتال است و تصمیم دارد در محصول جدیدش فیلترهای آنالوگ قدیمی را با فیلترهای دیجیتال جدید جایگزین کند. هدف از این جایگزینی هم بهبود عملکرد سیستم و کاهش هزینه تمام شده محصول است. این جایگزینی مزایای رقابتی قابل ملاحظهای نیز به همراه دارد و احتمالاً باعث محبوبیت مضاعف این محصول جدید در بازار میشود.
✳️ شرکت برای عملیاتی کردن این فیلتر تصمیم گرفته است از تراشه FPGA برای پیاده سازی استفاده کند و مدیرتان از شما خواسته است مسئولیت پیاده سازی این فیلتر را بر عهده بگیرید. مدیرتان با آگاهی از این موضوع که شما به اندازه کافی به نرم افزار Matlab مسلط هستید و تجربه کار با ابزار Simulink را دارید، یک مدل اولیه به صوت زیر در اختیار شما قرار داده است و انتظار دارد بر اساس این تعریف اولیه کارتان را شروع کنید و به نحو مطلوب به پایان برسانید.
❗️حالا سؤال اینجاست اگر شما واقعاً در چنین موقعیتی قرار بگیرید، از کجا شروع میکنید؟
مطالعه ادامه مطلب >>
@Hexalinx
#FIR, #FILTER, #VIVADO
#Basic, #Intermediate
✳️ دروازه ورود به دنیای پردازش سیگنال در FPGA از طریق فراگیری الفبای پیاده سازی یک فیلتر FIR در Vivado به صورت کاملاً ممیز ثابت و شبیه سازی آن با تست بنچ HDL در یک قدمی شماست...
👈 چند هفته پیش بود که آموزشی در رابطه با طراحی یک فیلتر FIR با ابزار System Generator for DSP منتشر کردیم. این هفته در یک مقاله بسیار مفصل با آموزش پیاده سازی یک فیلتر میان گذر، تک کانال و تک نرخ با استفاده از FIR Compiler IP Core در Vivado به نزد شما بازگشتیم.
🔖 مطالعه ادامه مطلب >>
@Hexalinx
#Basic, #Intermediate
✳️ دروازه ورود به دنیای پردازش سیگنال در FPGA از طریق فراگیری الفبای پیاده سازی یک فیلتر FIR در Vivado به صورت کاملاً ممیز ثابت و شبیه سازی آن با تست بنچ HDL در یک قدمی شماست...
👈 چند هفته پیش بود که آموزشی در رابطه با طراحی یک فیلتر FIR با ابزار System Generator for DSP منتشر کردیم. این هفته در یک مقاله بسیار مفصل با آموزش پیاده سازی یک فیلتر میان گذر، تک کانال و تک نرخ با استفاده از FIR Compiler IP Core در Vivado به نزد شما بازگشتیم.
🔖 مطالعه ادامه مطلب >>
@Hexalinx
همراهان عزیز هگزالینکس:
برای جستجو در مطالب منتشر در کانال میتوانید از کلید واژهها یا هشتگ های زیر استفاده کنید. امیدوارم آموزشهای تخصصی هگزالینکس در این مدت انتظارات شما را برآورده کرده باشد.
دسته بندی بر اساس سطح و پیچیدگی مطالب:
#Basic
#Essentials
#Intermediate
#Advanced
دسته بندی براساس ابزارهای طراحی
#VIVADO_HLS
#SYSGEN
#VITIS
#VIVADO
#ISE
#ISIM
#SDSoC
دسته بندی موضوعی
#FIR
#FILTER
#PETALINUX
#LINUX
#AXI
#AXIVIP
#AXI_Lite
#CDC
#Clock_Domain_Crossing
#FIXED_POINT
#CHIPSCOPE
#TCL
#DDR
#ZYNQ
#IOB
#Barrel_Shifter
#wire_bonding
#Pipelining
#device_tree
#Clock_Gating
#Clock
#Reset
#Fanout
#Digital_Filter
#Static_Timing_Paths
#Clock_skew
#U_BOOT
#SSBL
#BUFGCE
#BUFHCE
#MUX
#DCM
#CMT
#QEMU
#BARE_METAL
#CLB
#LUT
#DISTRIBUTED_RAM
#PYNQ
#HLS
#ILA
#VIO
#STA
@Hexalinx
برای جستجو در مطالب منتشر در کانال میتوانید از کلید واژهها یا هشتگ های زیر استفاده کنید. امیدوارم آموزشهای تخصصی هگزالینکس در این مدت انتظارات شما را برآورده کرده باشد.
دسته بندی بر اساس سطح و پیچیدگی مطالب:
#Basic
#Essentials
#Intermediate
#Advanced
دسته بندی براساس ابزارهای طراحی
#VIVADO_HLS
#SYSGEN
#VITIS
#VIVADO
#ISE
#ISIM
#SDSoC
دسته بندی موضوعی
#FIR
#FILTER
#PETALINUX
#LINUX
#AXI
#AXIVIP
#AXI_Lite
#CDC
#Clock_Domain_Crossing
#FIXED_POINT
#CHIPSCOPE
#TCL
#DDR
#ZYNQ
#IOB
#Barrel_Shifter
#wire_bonding
#Pipelining
#device_tree
#Clock_Gating
#Clock
#Reset
#Fanout
#Digital_Filter
#Static_Timing_Paths
#Clock_skew
#U_BOOT
#SSBL
#BUFGCE
#BUFHCE
#MUX
#DCM
#CMT
#QEMU
#BARE_METAL
#CLB
#LUT
#DISTRIBUTED_RAM
#PYNQ
#HLS
#ILA
#VIO
#STA
@Hexalinx
#Basic
✳️ تاکنون مقالههای متعددی در رابطه با مفاهیم پایهایی و مقدماتی الگوریتمهای fixed point در هگزالینکس منتشر شده است. طراحی و پیاده سازی فیلتر FIR روی FPGA یکی از اولین چالشهای است که هر مهندس فعال در این حوزه با آن دست و پنجه نرم میکند. ما در هگزالینکس شما را تنها نگذاشتهایم به صورت مفصل به این موضوع پرداختیم.
❗️اگر در ابتدای راه فراگیری هستید و قصد یادگیری اصول پیاده سازی ممیز ثابت الگوریتمهای پردازش سیگنال را دارید.
❗️اگر در نوشتن تست بنچ مشکل دارید و به دنبال این هستید تا یک تست بنچ مناسب برای طراحیهای خود تهیه کنید.
❗️اگر درک ماهیت دستورات fixed point در Matlab برای شما دشوار است.
❗️اگر علاقمند به استفاده حداکثری از IP Integrator و System Generator برای طراحی های خودتان هستید و اگر بسیاری از سوألات اینچنینی ذهن شما را مشغول کرده است. با ما همراه شوید.
🔖 در دو مقاله اخیر منتشر شده در سایت به شکل مفصل به این موضوع پرداختهایم و دو راه حل کاملاً متفاوت برای نیل به یک هدف واحد را به تصویر کشیدیم.
طراحی فیلتر FIR با ابزار System Generator for DSP
پیاده سازی فیلتر FIR در Vivado
@Hexalinx
✳️ تاکنون مقالههای متعددی در رابطه با مفاهیم پایهایی و مقدماتی الگوریتمهای fixed point در هگزالینکس منتشر شده است. طراحی و پیاده سازی فیلتر FIR روی FPGA یکی از اولین چالشهای است که هر مهندس فعال در این حوزه با آن دست و پنجه نرم میکند. ما در هگزالینکس شما را تنها نگذاشتهایم به صورت مفصل به این موضوع پرداختیم.
❗️اگر در ابتدای راه فراگیری هستید و قصد یادگیری اصول پیاده سازی ممیز ثابت الگوریتمهای پردازش سیگنال را دارید.
❗️اگر در نوشتن تست بنچ مشکل دارید و به دنبال این هستید تا یک تست بنچ مناسب برای طراحیهای خود تهیه کنید.
❗️اگر درک ماهیت دستورات fixed point در Matlab برای شما دشوار است.
❗️اگر علاقمند به استفاده حداکثری از IP Integrator و System Generator برای طراحی های خودتان هستید و اگر بسیاری از سوألات اینچنینی ذهن شما را مشغول کرده است. با ما همراه شوید.
🔖 در دو مقاله اخیر منتشر شده در سایت به شکل مفصل به این موضوع پرداختهایم و دو راه حل کاملاً متفاوت برای نیل به یک هدف واحد را به تصویر کشیدیم.
طراحی فیلتر FIR با ابزار System Generator for DSP
پیاده سازی فیلتر FIR در Vivado
@Hexalinx
#Basic, #DSP48
✅ تراشههای FPGA به دلیل ظرفیت قابل توجه موازی سازی و انعطاف پذیری بالایی که دارند همواره یک انتخاب مناسب برای بکارگیری در اپلیکیشنهای پردازش سیگنال بوده و هستند. اما صحبت از اپلیکیشنهای پردازش سیگنال و پیاده سازی آنها در FPGA بدون آشنایی با قابلیتها و ویژگیهای بلوکهای DSP48 در این تراشهها مثل رانندگی در یک جاده تاریک با چراغ خاموش است.
✳️ ما مدتهاست در #هگزالینکس به دنبال انتشار مقالهای در رابطه با معرفی انواع متفاوت بلوکهای DSP48 و مقایسه قابلیتهای آنها در نسلهای مختلف تراشههای تولیدی شرکت Xilinx هستیم. اکنون فرصتی دست داده است تا به رسالت خودمان عمل کنیم و به شکل ویژهای به این موضوع بپردازیم. پس بدون فوت وقت به سال ۲۰۰۴ بر میگردیم، زمانی که برای اولین بار تراشههای Virtex-4 با اتکا به یک واحد سخت افزاری اختصاصی برای پردازش سیگنال به نام XtremeDSP DSP48 Slice معرفی شدند.
مطالعه متن کامل مقاله »
@Hexalinx
✅ تراشههای FPGA به دلیل ظرفیت قابل توجه موازی سازی و انعطاف پذیری بالایی که دارند همواره یک انتخاب مناسب برای بکارگیری در اپلیکیشنهای پردازش سیگنال بوده و هستند. اما صحبت از اپلیکیشنهای پردازش سیگنال و پیاده سازی آنها در FPGA بدون آشنایی با قابلیتها و ویژگیهای بلوکهای DSP48 در این تراشهها مثل رانندگی در یک جاده تاریک با چراغ خاموش است.
✳️ ما مدتهاست در #هگزالینکس به دنبال انتشار مقالهای در رابطه با معرفی انواع متفاوت بلوکهای DSP48 و مقایسه قابلیتهای آنها در نسلهای مختلف تراشههای تولیدی شرکت Xilinx هستیم. اکنون فرصتی دست داده است تا به رسالت خودمان عمل کنیم و به شکل ویژهای به این موضوع بپردازیم. پس بدون فوت وقت به سال ۲۰۰۴ بر میگردیم، زمانی که برای اولین بار تراشههای Virtex-4 با اتکا به یک واحد سخت افزاری اختصاصی برای پردازش سیگنال به نام XtremeDSP DSP48 Slice معرفی شدند.
مطالعه متن کامل مقاله »
@Hexalinx
#Basic
#CMT, #DCM, #PLL, #MMCM
✳️ در طراحی سناریوی تولید و توزیع کلاک آشنایی با منابع و امکاناتی که هر تراشه در اختیار شما قرار میدهد بسیار حائز اهمیت است. مقوله کلاک در FPGA، موضوع بسیار حساس و نسبتاً پیچیدهای است. اشتباه در نحوه چینش و استفاده از منابع کلاک میتواند اثرات منفی و غیرقابل اصطلاحی روی طرح شما بگذارد.
✅ بلوکهای مدیرت کلاک در نسلهای مختلف تراشههای Xilinx با عناوین متفاوت و البته کاربردهای بعضاً مشابهی معرفی شده اند. آشنایی با واژه هایی مثل DCM و MMC و PLL و مفاهیمی همچون Clock Region و CMT میتواند به درک صحیح تفاوتها و شباهتهای عناصر تاثیر گذار در ساختار درخت کلاک کمک کند.
🔖 در این مقاله نگاهی متفاوت به تاریخچه و سیر تکاملی بلوکهای مدیریت کلاک در نسلهای مختلف تراشههای FPGA شرکت Xilinx خواهیم داشت، و مسیری را که برای دستیابی به بلوغ فعلی طی شده است، مرور خواهیم کرد.
مطالعه متن کامل مقاله »
@Hexalinx
#CMT, #DCM, #PLL, #MMCM
✳️ در طراحی سناریوی تولید و توزیع کلاک آشنایی با منابع و امکاناتی که هر تراشه در اختیار شما قرار میدهد بسیار حائز اهمیت است. مقوله کلاک در FPGA، موضوع بسیار حساس و نسبتاً پیچیدهای است. اشتباه در نحوه چینش و استفاده از منابع کلاک میتواند اثرات منفی و غیرقابل اصطلاحی روی طرح شما بگذارد.
✅ بلوکهای مدیرت کلاک در نسلهای مختلف تراشههای Xilinx با عناوین متفاوت و البته کاربردهای بعضاً مشابهی معرفی شده اند. آشنایی با واژه هایی مثل DCM و MMC و PLL و مفاهیمی همچون Clock Region و CMT میتواند به درک صحیح تفاوتها و شباهتهای عناصر تاثیر گذار در ساختار درخت کلاک کمک کند.
🔖 در این مقاله نگاهی متفاوت به تاریخچه و سیر تکاملی بلوکهای مدیریت کلاک در نسلهای مختلف تراشههای FPGA شرکت Xilinx خواهیم داشت، و مسیری را که برای دستیابی به بلوغ فعلی طی شده است، مرور خواهیم کرد.
مطالعه متن کامل مقاله »
@Hexalinx